

CONTRIBUTION



อุปกรณ์ป้องกันการดักฟังอุปกรณ์สื่อสารไร้สาย

Voice Scramble Device for Wireless Communication

โดย

นาย ณัช อัคสถานิก รหัสนักศึกษา B4707776

นาย หนงศักดิ์ งามเจริญ รหัสนักศึกษา B4707936

นาย สิงหนาด วิรพารปร้าภี รหัสนักศึกษา B4704911


รายงานนี้เป็นส่วนหนึ่งของการศึกษาวิชา 427494 โครงการพัฒนาวิศวกรรมโทรคมนาคม

และวิชา 427499 โครงการพัฒนาวิศวกรรมโทรคมนาคม

ประจำภาคการศึกษาที่ 1 และ 2 ปีการศึกษา 2550

หลักสูตรวิศวกรรมศาสตรบัณฑิต สาขาวิชาวิศวกรรมโทรคมนาคม หลักสูตรปรับปรุง พ.ศ.2545

สำนักวิชาวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีสุรนารี



อุปกรณ์ป้องกันการตักฟังโทรศัพท์ไร้สาย

คณะกรรมการสอบโครงการ

พีระ พงษ์

(อาจารย์ ดร. พีระพงษ์ อุทารสกุล)

อาจารย์ที่ปรึกษาโครงการ

นิติมา พรมมาก

(ผู้ช่วยศาสตราจารย์ ดร. นิติมา พรมมาก)

กรรมการ

ประโยชน์ คำสวัสดิ์

(ผู้ช่วยศาสตราจารย์ ร.อ. ดร. ประโยชน์ คำสวัสดิ์)

กรรมการ

มหาวิทยาลัยเทคโนโลยีสุรนารี อนุมัติให้นับรายงานโครงการฉบับนี้ เป็นส่วนหนึ่งของการศึกษาระดับปริญญาตรี สาขาวิชาศึกษาฯ วิชา 427 494 โครงการศึกษาวิศวกรรมโทรคมนาคม และวิชา 427 499 โครงการวิศวกรรมโทรคมนาคม ประจำปีการศึกษา 2550

**สาขาวิชาชีวกรรมโภคภัณฑ์ สำนักวิชาชีวกรรมศาสตร์
มหาวิทยาลัยเทคโนโลยีสุรนารี**

| | | | |
|--------------|--|----------|--|
| โครงงาน | อุปกรณ์ป้องกันการดักฟังอุปกรณ์สื่อสาร ไร้สาย | | |
| ผู้ดำเนินการ | 1. นาย ดนัย อัศสถานึก | บ4707776 | |
| | 2. นาย ทนงศักดิ์ งามเจริญ | B4707936 | |
| | 3. นาย สิงหนาท วชิรเพชรประภัส | B4704911 | |

อาจารย์ที่ปรึกษา อาจารย์ ดร.พิรพงษ์ อุทารสกุล

สาขาวิชา วิศวกรรมโภคภัณฑ์

ภาคการศึกษา 1, 3/2550

บทคัดย่อ

เนื้องจากในปัจจุบันอุปกรณ์สื่อสาร ไร้สายเป็นที่นิยมกันมากแต่ยังไม่มีอุปกรณ์ที่ใช้ในการป้องกันการดักฟังแบบดิจิตอลอย่างมาก จึงในขณะที่อุปกรณ์สำหรับการดักฟังนั้นมีอยู่มา จำาน่ายโดยทั่วไป โครงงานนี้จึงเล็งเห็นปัญหาที่เกิดขึ้น ดังนั้นเพื่อรักษาความเป็นส่วนตัวของผู้บริโภค และปัญหาต่างๆที่เกี่ยวข้องกับการ โครงการข้อมูลที่เกิดจากการดักฟัง บทสนทนาผ่านอุปกรณ์สื่อสาร ไร้สาย โครงงานนี้เสนอแนวทางในการสร้างเครื่องป้องกันการดักฟังอุปกรณ์สื่อสาร ไร้สายด้วยรหัสสัญญาณโดยที่ผู้ใช้สามารถนำไปพัฒนาต่อเพื่อให้สามารถตั้งรหัสผ่านได้เอง และ เป็นอุปกรณ์ที่สามารถเชื่อมต่อกับอุปกรณ์สื่อสาร ไร้สายได้โดยไม่ต้องผ่านอุปกรณ์อื่นๆ

กิตติกรรมประกาศ

การจัด โครงการเรื่องอุปกรณ์ป้องกันการตักฟังอุปกรณ์สื่อสาร ไว้สายโทรศัพท์มือถือได้ ความสำเร็จด้วยดีเนื่องจากได้รับความอนุเคราะห์ในการให้คำปรึกษาในด้านต่างๆในระหว่างการดำเนินการจากบุคลากรท่านที่ได้ให้ความช่วยเหลือและให้คำปรึกษาร่วมทั้งข้อเสนอแนะที่เป็นประโยชน์ในการทำโครงการครั้งนี้

บุคคลเหล่านี้ประกอบไปด้วย

- อ.ดร.พิระพงษ์ อุทารสกุล อาจารย์ที่ปรึกษาที่ให้คำปรึกษาในด้านต่างๆทั้งทางวิชาการและการปฏิบัติและควบคุมการทำงานอย่างใกล้ชิด
- คุณประพลด จาระตะคุ หัวหน้าอาคารศูนย์เครื่องมือ 3 ที่ช่วยคุ้มครองและติดต่อประสานงานเรื่องเอกสารและให้ความช่วยเหลือในการดำเนินเกี่ยวกับงบประมาณตลอดงานอุปกรณ์และเครื่องมือต่างๆที่ใช้ดำเนินโครงการ
- คุณศักดินันท์ จันทร์ไชติ ที่ช่วยเหลือและให้คำปรึกษาในด้านต่างๆ
- คุณไพบูลย์ บุญไทย ให้คำปรึกษาในด้านการเขียนโปรแกรมไมโครโปรเซสเซอร์

จึงเห็นสมควรที่จะมอบคุณความดีและเกียรติคุณเหล่านี้เด่นท่านที่กล่าวมานี้รวมถึงบุคคลที่มิได้กล่าวนามมา ณ ที่นี้ด้วย

| | |
|----------------------------|--|
| นาย ดนัย อัศสานนิก | |
| นาย พงศ์ศักดิ์ งามเจริญ | |
| นาย สิงหนเขต วชิรเพชรปราษี | |

สารบัญ

| | หน้า |
|--|------|
| บทคัดย่อ | ก |
| กิตติกรรมประกาศ | ข |
| สารบัญ | ค |
| บทที่ 1 บทนำ | 1 |
| 1.1 ความเป็นมา | 1 |
| 1.2 หลักการและเหตุผล | 1 |
| 1.3 วัตถุประสงค์ | 2 |
| 1.4 ผลที่คาดว่าจะได้รับ | 3 |
| 1.5 ขอบเขตงาน | 3 |
| 1.6 ขั้นตอนการดำเนินงาน | 3 |
| บทที่ 2 หลักการและทฤษฎีที่เกี่ยวข้อง | 4 |
| 2.1 การแปลงสัญญาณ A/D และ D/A | 4 |
| 2.2 ไมโครคอนโทรลเลอร์ AT89C51ED2 | 11 |
| 2.2.1 โครงสร้างภายในของไมโครคอนโทรลเลอร์ตระกูล MCS-51 | 11 |
| 2.2.2 คุณสมบัติทั่วไปของไมโครคอนโทรลเลอร์ตระกูล MCS-51 | 12 |
| 2.2.3 การจัดขาของไมโครคอนโทรลเลอร์ตระกูล MCS-51 | 12 |
| 2.3 IC DUAL LOW –VOLTAGE POWER AMPLIFIER เมอร์ TDA2822M | 14 |
| 2.3.1 คุณสมบัติของ TDA2822M | 14 |
| 2.3.2 การจัดขา | 14 |
| 2.3.3 โครงสร้างของ TDA2822M | 14 |
| 2.4 วงจรปรับลดไฟ DC 0-12V | 15 |
| 2.4.1 คุณสมบัติของวงจรปรับลดไฟ DC 0-12V | 15 |
| 2.5 IC SUPER VOLTAGE CONVERTER เมอร์ ICL7660S | 15 |
| 2.5.1 คุณสมบัติของ IC SUPER VOLTAGE CONVERTER เมอร์ ICL7660S | 15 |
| 2.5.2 การจัดขา | 15 |
| 2.5.3 ตัวอย่างวงจรการทำงาน | 16 |
| 2.6 ทฤษฎี MATLAB | 16 |
| 2.6.1 การอ่านและบันทึกเสียงไฟล์เสียงด้วย MATLAB | 17 |

2.6.2 การทำซับแซนเปิล

19

| | |
|--|----|
| บทที่ 3 การออกแบบและการสร้างอุปกรณ์ | 22 |
| 3.1 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล (A/D) | 23 |
| 3.1.1 การลงอุปกรณ์อิเล็กทรอนิกส์ตามที่ออกแบบไว้ | 24 |
| 3.2 วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก (D/A) | 25 |
| 3.3 วงจร DUAL LOW –VOLTAGE POWER AMPLIFIER เมอร์ TDA2822M | 28 |
| 3.4 วงจรไมโครคอนโทรเลอร์ | 29 |
| 3.5 รูปการต่อรวมของภาคสั่ง | 32 |
| 3.6 รูปการต่อรวมของภาครับ | 32 |
| 3.7 สรุปผลการออกแบบ | 33 |
| บทที่ 4 การทดสอบอุปกรณ์ป้องกันการดักฟังอุปกรณ์สื่อสารไร้สาย | 34 |
| 4.1 การทดสอบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล | 34 |
| 4.1.1 การติดตั้งชุดวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล | 34 |
| 4.1.2 การเขียนโปรแกรมทดสอบ | 35 |
| 4.1.3 การโหลดโปรแกรมทดสอบ | 37 |
| 4.2 สรุปแบบจำลองการเข้ารหัส | 56 |
| บทที่ 5 สรุปและข้อเสนอแนะ | 57 |
| บรรณานุกรม | 59 |
| ภาคผนวก ก | 60 |

บทที่ 1

บทนำ

1.1 ความเป็นมา

เนื่องจากในปัจจุบันโทรศัพท์มือถือเป็นที่นิยมกันมากแต่ยังไม่มีอุปกรณ์ที่ใช้ในการป้องกัน การดักฟังแบบดิจิตอลอย่างมาก ซึ่งในขณะที่อุปกรณ์สำหรับการดักฟังนั้นมีอยู่มาจำนวนไม่น้อยโดยทั่วไป โครงงานนี้จึงเลือกเป็นปัญหาที่เกิดขึ้น ดังนั้นเพื่อรักษาสิทธิความเป็นส่วนตัวของผู้บริโภค และปัญหา ต่างๆที่เกี่ยวข้องกับการ โครงการรุ่มข้อมูลที่เกิดจาก การดักฟังโทรศัพท์ โครงงานนี้เสนอแนวทางในการ สร้างเครื่องป้องกันการดักฟังอุปกรณ์สื่อสาร ไร้สาย โดยที่ผู้ใช้สามารถตั้งรหัสผ่านได้เอง และเป็น อุปกรณ์ที่สามารถเชื่อมต่อกับโทรศัพท์ได้โดยไม่ต้องผ่านอุปกรณ์อื่นๆ

1.2 หลักการและเหตุผล

โครงงานนี้จะพูดถึงการป้องกันการ โครงการรุ่มข้อมูล ที่เกิดจากการดักฟังทางโทรศัพท์มือถือหรือ อุปกรณ์สื่อสาร ไร้สายต่างๆ อาทิเช่น วิทยุสื่อสาร walky talky ซึ่งกรณีนี้ถือว่าเกี่ยวข้องกับความมั่นคง ของประเทศไทยด้วย สำหรับตัวอย่างที่พบเห็นตามข่าวในสื่อต่างๆ ก็มีข้ออกเดียงเรื่องการป้องกันข้อมูล ทางทหาร, การเมือง, และเรื่องทั่วไปเพื่อไม่ให้มีการดักฟังได้

สำหรับการดังฟังโทรศัพท์สามารถแบ่งเป็นกลุ่มใหญ่ๆ ได้ดังนี้

1.1 การดักฟังทางโทรศัพท์มือถือ ซึ่งการดักฟังนี้มีนานานั้นแล้ว วิธีการดักฟังโทรศัพท์มือถือวิธีและ หลักฐานแบบดังนี้

- วิธีดักฟังรูปแบบแรกนี้ทำได้โดยการ จ้าสายดักฟังเข้าที่ศูนย์ ซึ่งมีเบอร์ของบ้านหรือ สถานที่เป้าหมายอยู่แล้ว สามารถบันทึกเสียงสนทนากลับได้เลย


- การดักฟังที่ชุมชน ซึ่งการท่านแบบนี้ได้ ผู้ที่ทำก็จะต้องได้รับความร่วมมือและฝ่ายที่ เกี่ยวข้อง

1.2 การดักฟังโทรศัพท์ระบบดิจิตอลที่เรียกว่า เครือข่ายรวมบริการระบบดิจิตอล ISDN

(คือ บริการสื่อสารร่วมซึ่งรับส่งสัญญาณเสียง ข้อมูลและภาพ โดยระบบดิจิตอลซึ่งมี ความเร็วสูง) ซึ่งสามารถเชื่อมเข้ากับโครงข่ายอินเทอร์เน็ตได้ การดักฟังก็พัฒนาตามระบบที่เปลี่ยนไป การดักฟังระบบดิจิตอล นั้นมี 2 แบบ เช่นกัน คือแบบแรกใช้เครื่องถอดรหัส ซึ่งสามารถที่จะรับ สัญญาณในอากาศได้ ซึ่งรัศมีจะมีประมาณ 1 กิโลเมตร และวิธีที่สองคือการดักฟังที่ชุมชน โดยใช้ ขั้วต่อสัญญาณที่สามารถถอดรหัสระบบดิจิตอล ได้

1.3 การดักฟังโทรศัพท์ไร้สาย เป็นระบบการดักฟังแบบไร้สายที่ได้รับความนิยมอย่างมาก โดยเครื่องดักฟังแบบนี้ เป็นเครื่องส่งและภาครับสัญญาณเพื่อดักฟังสัญญาณโทรศัพท์เคลื่อนที่ในจุดใดจุดหนึ่ง ซึ่งจะใช้ได้กับพื้นที่บ้านแห่งที่สามารถรับสัญญาณนั้นได้ ส่วนเครื่องป้องกันการดักฟังที่ทำออกมานา ในขณะนี้เป็นเครื่องป้องกันการดักฟังระบบอนาคตอีกเท่านั้น ยังไม่มีการผลิตเครื่องป้องกันการดักฟังโทรศัพท์แบบดิจิตอลอยก็ตามง่าย

สำหรับโครงงานนี้ เสนอวิธีการป้องกันการดักอุปกรณ์สื่อสารไร้สาย โดยการสร้างอุปกรณ์เพื่อแปลงสัญญาณเสียงเป็นข้อมูลดิจิตอล และป้องกันการดักฟังโดยการใส่รหัสเฉพาะที่ผู้ใช้งานจะนั่นกำหนด ซึ่งข้อมูลดิจิตอลที่เข้ารหัสแล้วก็จะแปลงกลับไปเป็นสัญญาณในช่วงความถี่เสียงเหมือนเดิม ดังนั้นอุปกรณ์ที่ป้องกันการดักฟังนี้ จึงสามารถใช้คู่เข้ากับโทรศัพท์ไร้สายได้โดยตรง



1.3 วัตถุประสงค์ของโครงงาน

เพื่อสร้างอุปกรณ์ป้องกันการดักฟังอุปกรณ์สื่อสารไร้สาย โดยการเข้ารหัสในระบบดิจิตอล ซึ่งผู้ใช้สามารถกำหนดรหัสเองได้ทุกครั้ง และอุปกรณ์นี้สามารถต่อใช้งานกับอุปกรณ์สื่อสารไร้สาย ได้โดยตรง โดยที่ไม่ต้องเปลี่ยนแปลงตัวอุปกรณ์สื่อสารไร้สายเลย

1.4 ผลที่คาดว่าจะได้รับ

1. ได้เกิดการฝึกฝนและทำให้เกิดความชำนาญทางด้าน hardware และ software
2. สามารถนำความรู้ทางทฤษฎี มาประยุกต์ใช้ในทางปฏิบัติ
3. สามารถทำงานเป็นกลุ่มได้
4. ผลงานที่ได้ทำจะสามารถจดทะเบียนสิทธิบัตรได้
5. สามารถช่วยทางด้านการป้องกันการรั่วไหลของข้อมูลช่วยทางด้านความมั่นคงของชาติได้
6. ยังสามารถพัฒนา วิจัย ให้ผลงานดีขึ้นกว่าเดิมได้

1.5 ขอบเขตงาน

1. ศึกษาลักษณะการทำงานของการแปลงสัญญาณระหว่างเสียงและสัญญาณดิจิตอล
2. ออกแบบวงจรเพื่อเชื่อมต่อ Micro controller
3. เปริญโปรแกรมควบคุมการใส่รหัส เพื่อป้องกันการดักฟัง
4. สร้างอุปกรณ์ต้นแบบทั้งหมดและทดสอบให้ได้ตามวัตถุประสงค์

1.6 ขั้นตอนการดำเนินการ

- 1.6.1 ศึกษาด้านคร่าวๆ ข้อมูลเกี่ยวกับโครงการทางด้านอุปกรณ์และความเป็นไปได้ของส่วนที่เกี่ยวข้องของโครงการ
- 1.6.2 จัดหาและรวบรวมอุปกรณ์ที่ใช้ในโครงการและนำมาทดสอบเพื่อหาข้อสรุปเกี่ยวกับอุปกรณ์ทางด้าน hardware
- 1.6.3 ทำการทดสอบทางด้าน software กับอุปกรณ์ทางด้าน hardware
- 1.6.4 ทดสอบเกี่ยวกับการเปลี่ยนแปลงสัญญาณ analog
- 1.6.5 เปรียบเทียบระหว่างอุปกรณ์ 2 เครื่องว่าสามารถเปลี่ยนแปลงสัญญาณ analog ที่เปลี่ยนไปกลับคืนมาได้หรือไม่
- 1.6.6 ตรวจสอบว่าสามารถเปลี่ยนแปลงสัญญาณ analog กลับมาได้
- 1.6.7 ติดตั้งอุปกรณ์เสริมโดยการตั้งรหัสผ่านในการใช้งานได้
- 1.6.8 ทดสอบโปรแกรมเกี่ยวกับอุปกรณ์ทั้งหมด
- 1.6.9 หาข้อผิดพลาดและนำมาแก้ไขและพัฒนาอุปกรณ์และโปรแกรมให้มีประสิทธิภาพมากที่สุด
- 1.6.10 สรุปผลการทดลองและเขียนรูปเล่ารายงาน

บทที่ 2

หลักการและทฤษฎีเกี่ยวกับข้อมูล


ในปัจจุบันการเปลี่ยนแปลงสัญญาณมีมากหลายแบบแต่ในโครงการนี้จะมีการเปลี่ยนสัญญาณ เสียง โดยใช้ระบบการเปลี่ยนสัญญาณจากสัญญาณ Analog เป็นสัญญาณ Digital และผ่านการประมวลผลการเข้ารหัสโดยใช้ในโทรศัพท์มือถือและการเปลี่ยนกัน โดยใช้ระบบการเปลี่ยนสัญญาณ จากสัญญาณ Digital เป็นสัญญาณ Analog

2.1 การแปลงสัญญาณ A/D และ D/A

การสื่อสารข้อมูลด้วยคอมพิวเตอร์ สามารถสื่อสารข้อมูลได้ทุกประเภท ประกอบด้วย เสียง (Voice), อักษรข้อความ (Text), ภาพ (Image), และข้อมูลคอมพิวเตอร์ (Data) ซึ่งแต่ละข้อมูล มีลักษณะเฉพาะของสัญญาณที่แตกต่างกัน แบ่งการกระทำของข้อมูล ดังนี้

1. สัญญาณอนาล็อก คือ สัญญาณข้อมูลแบบต่อเนื่อง (Continuous Data) มีขนาดสัญญาณไม่คงที่ การเปลี่ยนแปลงขนาดของข้อมูลแบบต่ออยู่ไปเรื่อยตามเวลา การส่งสัญญาณแบบอนาล็อก จะถูกควบคุมให้มีการเปลี่ยนความหมายพิเศษได้ง่ายสัญญาณแบบอนาล็อก จะเป็นสัญญาณที่สื่อถึงความใน การสื่อสารส่วนมากใช้อยู่ เช่น สัญญาณเสียงในโทรศัพท์

2. สัญญาณดิจิตอล คือสัญญาณแบบไม่ต่อเนื่อง (Discrete Data) มีขนาดของสัญญาณคงที่ การเปลี่ยนแปลงขนาดของสัญญาณเป็นแบบทันทีทันใด ไม่แปรผันตามเวลา มีประสิทธิภาพและความน่าเชื่อถือสูงกว่าแบบอนาล็อก เนื่องจากมีการใช้งานเพียง 2 ค่าเพื่อมาติดความหมายเป็น on/off หรือ 1/0 เท่านั้น ซึ่งสัญญาณดิจิตอลนี้จะเป็นสัญญาณที่คอมพิวเตอร์ใช้ในการทำงานและการติดต่อสื่อสาร โดยการแสดงการเปรียบเทียบความแตกต่างของสัญญาณอนาล็อกกับสัญญาณดิจิตอลดังรูปที่ 2.0



รูปที่ 2.0 เปรียบเทียบสัญญาณอนาล็อกกับสัญญาณดิจิตอล

ความสัมพันธ์ของสัญญาณอนาล็อก ดิจิตอล และตัวแปลงสัญญาณ


สัญญาณอนาล็อก (Analog) และสัญญาณดิจิตอล (Digital) ทั้งสองสัญญาณ เกี่ยวข้องกับ ตัวแปลงสัญญาณ (Trasducer) การเขียนต่อแบบอนาล็อกเข้าสู่คอมพิวเตอร์ จะต้องมีตัวกลางในการ แปลงสัญญาณจาก Analog ให้เป็นสัญญาณทางอิเล็กทรอนิกส์เรียกว่า “ ทรานส์ดิวเซอร์(Transducer)” การแปลงสัญญาณกลับไปมาระหว่างสัญญาณ Analog และ Digital อาศัย “ตัวเปลี่ยนสัญญาณข้อมูล Converter”

การแปลงสัญญาณมี 2 วิธีคือ

1. การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล
2. การแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก

การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล

Analog to Digital Converter (A/D) ทำหน้าที่แปลงสัญญาณข้อมูลที่มุ่ยยับรู้ สัมผัสได้ เป็น กระบวนการทางไฟฟ้า เพื่อป้อนเข้าสู่การประมวลผล จึงเป็นกระบวนการหนึ่งของการรับข้อมูล (Input Unit) เป็นกระบวนการอิเล็กทรอนิกส์ ที่สัญญาณแปรผันต่อเนื่อง (Analog) ได้รับการแปลงสัญญาณ เป็นสัญญาณดิจิตอล โดยไม่มีการลบข้อมูลสำคัญผลลัพธ์ของ ACD มีลักษณะตรงกันข้าม กือ กำหนด ระดับหรือสถานะ ตัวเลขของสถานะมักจะเป็นการยกกำลังของ 2 คือ 2,4,8,16 เป็นต้น สัญญาณดิจิตอล ที่ฐานมี 2 สถานะและเรียกว่า binary ตัวเลขทั้งหมดสามารถแสดงในรูปของไบนาเรีย ในฐานะข้อความ ของหนึ่งและศูนย์



รูปที่ 2.1 Analog - to – Digital

ส่วนในการเปลี่ยนแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลจะใช้วิธีการ modulation หรือการmodulation ที่มีชื่อเรียกว่า โคดดิ้ง (PCM: Pulse Code Modulation) ในการแปลงสัญญาณวิธีโดยการสูมช่วงเวลา ให้เวลาหนึ่งทำเป็น ไม่ต่อเนื่อง โดยให้ขนาด (Amplitude) ของสัญญาณเท่าเดิม (ถ้าทำการซักตัวอย่าง (sampling) ถี่มากก็จะ เป็นต่ำเนื่องเหมือนเดิม) ควบคุมไหชิ่ง (Quantizing) ทำให้สัญญาณเป็นสัญญาณดิจิตอล โดยสมบูรณ์ก็จะ จะต้องใส่แรงดัน (Voltage) เข้าไปในแต่ละระดับ (Levels) ของ พัลส์ (Pulse)

ในขั้นตอนของการทำการมอคุเลตแบบรหัสพัลส์นั้นจะประกอบไปด้วย 4 กระบวนการ คือ

- * การมอคุเลตทางแยมพลิจูดของพัลส์ (PCM: Pulse Code Modulation)


- * การควอนไทซ์ (Quantization)

- * การแปลงสัญญาณเป็นเรียงลำ (Digitization)

- * การทำไลน์โคดดิ้ง (Line Coding)

การมอคุเลตทางแยมพลิจูดของพัลส์


การมอคุเลตทางแยมพลิจูดของพัลส์ คือ การเอาข้อมูลที่เป็นอนาล็อกมาทำการสุ่มน้ำเสียงเป็นช่วงที่มีระยะเท่าๆ กัน (Sampling and Hold) ค่าที่ได้จากการสุ่ม (Sample) จะมาจากฟังก์ชันเดลต้า (Delta Function) ณ เวลาหนึ่นแต่ละคงท่า (Hold) ไว้เป็นช่วงเวลาสั้นๆ แสดงได้ดังรูปที่ 2.2



รูปที่ 2.2 การทำ PAM สัญญาณอนาล็อก

การควอนไทซ์


การควอนไทซ์ คือ การกำหนดค่าตัวเลขจำนวนเต็มให้กับค่าที่อ่านได้จากการทำ การมอคุเลตทางแยมพลิจูดของพัลส์ เพื่อให้ทราบว่าสัญญาณที่ผ่านการมอคุเลตทางแยมพลิจูดของพัลส์แล้วนั้น อยู่ในระดับใด แสดงได้ดังรูปที่ 2.3




รูปที่ 2.3 Quantized PAM Signal

การแปลงระดับสัญญาณเป็นเชิงเลข

การแปลงระดับสัญญาณเป็นเชิงเลข คือ การแปลงระดับสัญญาณที่เป็นจำนวนเต็ม ให้เป็นอนุกรมของเลขฐานสอง โดยที่ระดับสัญญาณหาได้จากผลคูณต่างนำหนัก (ตัวแหน่ง) ของเลขฐานสอง (ไม่นับบิตเครื่องหมาย)




รูปที่ 2.4 Quantizing Using Sign and Magnitude



รูปที่ 2.5 สัญญาณดิจิตอลที่ได้จากการทำ PCM สัญญาณอนาล็อกเรียบร้อยແล้า

จากรูปที่ 2.4 และรูปที่ 2.5 เป็นการนำเอาระดับสัญญาณที่ผ่านการแปลงเป็นจำนวนเต็มแล้วมาทำการเข้ารหัสให้เป็นสัญญาณดิจิตอล และรูปที่ 2.6 เป็นการแสดงภาพรวมการทำการมอคุเลตทางแอน พลิกูดของพัลส์ของสัญญาณอนาล็อก



รูปที่ 2.6 PCM Process

วงจรที่ใช้ในการแปลงสัญญาณอนาล็อกเป็นดิจิตอลมีมากหลายชนิด โดยทั่วไปแล้ววงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล (A/D converters) มีใช้งานอยู่ประมาณ 7 ชนิด คือ

1. Paralled Comparator, หรือ Flash A/D converter
2. Single – Ramp หรือ Single – Slope A/D converter
3. Dual - Single – Slope A/D converter
4. Charge balance A/D converter
5. A/D converters using Counters and D/A converters
6. Tracking A/D converters
7. Successive – Approximation A/D converters

Counting Converter

เป็นการแปลงสัญญาณอนาล็อก เป็นสัญญาณดิจิตอล โดยใช้อัลกอริทึม การนับค่าเพิ่มขึ้นเรื่อยๆ แล้วนำผลที่ได้จากการนับไปเรียบเทียนกับค่าที่ต้องการที่ตั้งไว้ การแปลงสัญญาณอนาล็อก เป็นสัญญาณดิจิตอล มีประโยชน์มากในการควบคุมอุปกรณ์สวิตชิ่ง ซึ่งมีลักษณะการแปลงสัญญาณได้หลายวิธี แต่ละวิธีจะมีอัลกอริทึม ความรวดเร็วในการทำงาน และการใช้อุปกรณ์ชาร์ดแวร์ต่างกันด้วย

ข้อบ่งเฉพาะของการแปลงสัญญาณ A/D (A/D SPECIFICYIONS)

ข้อบ่งเฉพาะจะบอกถึงขีดความสามารถของ converter โดยทั่วไปแล้วจะมีอยู่หลายคำ เช่น ความแม่นยำ, ความเที่ยงตรง, และความเที่ยงตรงเป็นเส้นตรง ซึ่งค่าเหล่านี้จะขึ้นอยู่กับลักษณะของแต่ละวงจร แต่มีข้อบ่งเฉพาะอีกข้อหนึ่งที่ไม่ขึ้นอยู่กับลักษณะของวงจรคือ ค่าผิดพลาดระหว่างค่าจริงของสัญญาณอนาล็อก กับค่าขององค์กริ托ลที่ใช้แทนค่า (ค่าของ Output ของ A/D converter) ซึ่งเรียกว่า Quantizing error จะมีค่าอยู่ประมาณ $+1/2$ digit ต่ำสุด (LSB) ของการแปลงสัญญาณซึ่งเป็นการบ่งชี้ถึง ความแม่นยำได้อีกทางหนึ่งด้วยค่าพารามิเตอร์ที่สำคัญอีกด้วยหนึ่งสำหรับ A/D converter คือ conversion time หรือค่าเวลาสำหรับการเปลี่ยนแปลงสัญญาณ ซึ่งมีช่วงเวลาอยู่ประมาณ 10^{-9} วินาที ถึง 10^{-3} วินาที ซึ่งขึ้นอยู่กับชนิด converter และจำนวน bit


การแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก

Digital to Analog Converter (D/A) ทำหน้าที่แปลงข้อมูลผลลัพธ์จากการประมวลผลเป็นสัญญาณไฟฟ้า ให้เป็นสัญญาณที่มีนุ่มนวลรับรู้ได้ สำหรับได้ เป็นการแสดงผลข้อมูล (Output unit) digital-analog conversion เป็นกระบวนการซึ่งสัญญาณมีการกำหนดระดับ หรือสถานะจำนวนหนึ่ง (ปกติคือ 2 สถานะ) หรือสัญญาณดิจิตอล ให้เป็นสัญญาณที่ไม่จำกัดจำนวนของสถานะ หรือสัญญาณอนาล็อก ด้วยเช่น กระบวนการของโมเด็มในการแปลงข้อมูลคอมพิวเตอร์ เป็นความถี่เสียง ให้สามารถส่งผ่านสายโทรศัพท์ twisted pair ในวงจรที่ทำงานให้เข้ากับฟังก์ชันนี้ เรียกว่า digital - to- analog converter (DAC) โดยพื้นฐาน digital - to- analog conversion ตรงข้ามกับ analog - to- analog conversion ถ้า analog - to- analog converter (ADC) วางอยู่ในวงจรการสื่อสารต่อจาก DAC สัญญาณดิจิตอลส่งออก จะตรงกับสัญญาณดิจิตอลน้ำเข้า ในกรณีที่ DAC วางอยู่ในวงจรต่อจาก ADC สัญญาณอนาล็อกส่งออก จะเป็นตรงกับสัญญาอนาล็อกน้ำเข้าสัญญาณดิจิตอล แบบ binary จะปรากฏเป็นข้อความยาว ของ 1 และ 0 ซึ่งจะไม่มีความหมายต่อการอ่าน แต่เมื่อ DAC ให้คุณรหัสสัญญาณดิจิตอลแบบ binary ปรากฏผลลัพธ์ที่มีความหมาย ซึ่งอาจจะเป็นเสียง ภาพ เสียงดนตรี และกลไกการเคลื่อน

วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อกมี 2 ลักษณะ

1. แบบรวมกระแส (Weighted – resistor)
2. โครงข่ายแบบ R -2R (R -2R network)

แบบรวมกระแส (weighted -resistor) มีโครงสร้างดังรูป 2.7



รูป 2.7 แสดงโครงสร้างของวงจร D/A แบบรวมกระแส เมื่อ $RL \gg R$

V_{out} ของวงจรจะได้จากสมการ

$$V_{out} = \frac{V_1/R_1 + V_2/R_2 + V_3/R_3 + \dots}{1/R_1 + 1/R_2 + 1/R_3 + \dots} \quad (1)$$

$$V_{out} = \frac{V_1/R + V_2/(R/2) + V_3/(R/4) + \dots}{1/R + 1/(R/2) + 1/(R/4) + \dots}$$

$$V_{out} = \frac{V_1/R + 2V_2/R + 4V_3/R + \dots}{1/R + 2/R + 4/R} \quad (2)$$


โดยที่ V_1, V_2, V_3 และ V_4 คือแรงดันไฟฟ้าที่เอาท์พุทของวงจรดิจิตอล

คุณลักษณะของ D/A แบบรวมกระแส

1. จะต้องมีตัวต้านทานทุก input ของสัญญาณดิจิตอล
2. ตัวต้านทานนี้ input ของทุกบิตจะมีค่าเท่ากับ output ของระดับดิจิตอลสูงสุด
3. แรงดันไฟฟ้าที่ output เดิมสเกลจะมีค่าเท่ากับ output ของระดับดิจิตอลสูงสุด
4. LSB จะมีหน่วยเป็น $1/(2^n - 1)$ เมื่อ n เป็นจำนวนบิตที่ input
5. เมื่อ LSB เปลี่ยนแปลงแรงดันไฟฟ้าที่ output จะเปลี่ยนไป $1/(2^n - 1)$ เมื่อ V เป็นระดับสัญญาณดิจิตอล
6. V_{out} คำนวณได้จากสมการ (1) หรือ (2)

โครงสร้างแบบ R-2R (R-2R network)

มีโครงสร้างของวงจรแสดงในรูป 2.8 รูป 2.8 แสดงโครงสร้างของวงจร D/A แบบ R-2R




รูป 2.8 แสดงโครงสร้างของวงจร D/A แบบ R-2R

2.2 ไมโครคอนโทรลเลอร์ AT89C51ED2

ไมโครคอนโทรลเลอร์ระดับ MCS-51 ได้จัดให้มีส่วนประกอบภายในเพื่ออำนวยความสะดวกแก่ผู้ใช้ เช่น ไทเมอร์ (Timer) / เค้าเตอร์ (Counter), พอร์ต串ุกร姆 (Serial port) และสำหรับไมโครคอนโทรลเลอร์เบอร์ใหม่ ๆ ยังอาจมีส่วนอื่นเพิ่มเติมเข้ามาอีก เช่น เบอร์ 80C515, 80C535 จะมีวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล

2.2.1 โครงสร้างภายในของไมโครคอนโทรลเลอร์ระดับ MCS-51

ไมโครคอนโทรลเลอร์ระดับ MCS-51 ใช้เทคโนโลยีการผลิตแบบ NMOS และ CMOS ซึ่งภายในได้รวมวงจรต่าง ๆ ไว้อย่างครบถ้วนพร้อมที่จะทำงาน ได้เมื่อจ่ายไฟเลี้ยงและสัญญาณนาฬิกา (Clock) ไมโครคอนโทรลเลอร์ระดับ MCS-51 ได้ถูกผลิตออกมากมายหลายเบอร์โดยบริษัทต่าง ๆ ไม่ว่าจะเป็นเบอร์อะไรก็ตาม ถ้าเป็นไมโครคอนโทรลเลอร์ระดับ MCS-51 แล้วจะมีโครงสร้างต่าง ๆ ที่คล้ายกัน จะต่างกันออกไปในส่วนของความสามารถพิเศษของแต่ละเบอร์ ยกตัวอย่างเช่นเบอร์ AT89C51 มีไทเมอร์ 2 ตัว ในขณะที่เบอร์ AT89C52 มีไทเมอร์ 3 ตัว เป็นต้น โดยที่โครงสร้างต่าง ๆ ภายในของไมโครคอนโทรลเลอร์ระดับ MCS-51 ได้แสดงไว้ดังรูปที่ 2.9



รูปที่ 2.9 บล็อกไซโคะแกรมของไมโครคอนโทรลเลอร์ระดับ MCS-51

2.2.2 คุณสมบัติทั่วไปของไมโครคอนโทรลเลอร์ระดับ MCS-51

เนื่องจากคุณสมบัติของไมโครคอนโทรลเลอร์แต่ละเบอร์นั้นมีความสามารถที่แตกต่างกัน ออกໄປในรายละเอียดเล็กย่อย ดังนั้นจะขออ้างถึงเบอร์ AT89C51 ของบริษัท Atmel ซึ่งเป็นไมโครคอนโทรลเลอร์ขนาด 8 บิต ซึ่งมีคุณสมบัติดังนี้

- มีหน่วยความจำโปรแกรมแบบแฟลช (Flash Memory) ขนาด 8 กิโลไบต์
- มีหน่วยความจำแบบ EEPROM ขนาด 2 กิโลไบต์ (k byte)
- แหล่งจ่ายไฟกระแสตรงขนาด 5 โวลต์ (ทำงานในช่วง 4-6 โวลต์)
- ทำงานได้ด้วยสัญญาณนาฬิกาตั้งแต่ 0-24 เมกะเฮิรต (MHz)
- มีหน่วยความจำข้อมูล (RAM) ขนาด 256 ไบต์ (byte)
- มีพอร์ต 32 พอร์ตที่สามารถเข้าถึงในระดับบิตได้
- มีไฟเมอร์ / เคานเตอร์ขนาด 16 บิต ทั้งหมด 3 ตัว
- รองรับการอินเทอร์รูปต์ได้ 8 แหล่ง
- สามารถสื่อสารข้อมูลแบบอนุกรมได้ด้วย UART Channel

การจัดขาของไมโครคอนโทรลเลอร์ระดับ MCS-51

ไมโครคอนโทรลเลอร์ในระดับ MCS-51 จะมีโครงสร้างของการจัดเรียงขาที่คล้ายๆ กัน ได้แสดงไว้ดังรูปที่ 2.10 และมีส่วนประกอบของขาดังต่อไปนี้

| | | | |
|--------------|----|----|------------|
| (T2) P1.0 | 1 | 40 | VCC |
| (T2 EX) P1.1 | 2 | 39 | P0.0 (AD0) |
| P1.2 | 3 | 38 | P0.1 (AD1) |
| P1.3 | 4 | 37 | P0.2 (AD2) |
| (SS) P1.4 | 5 | 36 | P0.3 (AD3) |
| (MOSI) P1.5 | 6 | 35 | P0.4 (AD4) |
| (MISO) P1.6 | 7 | 34 | P0.5 (AD5) |
| (SCK) P1.7 | 8 | 33 | P0.6 (AD6) |
| RST | 9 | 32 | P0.7 (AD7) |
| (RXD) P3.0 | 10 | 31 | EA/VPP |
| (TXD) P3.1 | 11 | 30 | ALE/PROG |
| (INT0) P3.2 | 12 | 29 | PSEN |
| (INT1) P3.3 | 13 | 28 | P2.7 (A15) |
| (T0) P3.4 | 14 | 27 | P2.6 (A14) |
| (T1) P3.5 | 15 | 26 | P2.5 (A13) |
| (WR) P3.6 | 16 | 25 | P2.4 (A12) |
| (RD) P3.7 | 17 | 24 | P2.3 (A11) |
| XTAL2 | 18 | 23 | P2.2 (A10) |
| XTAL1 | 19 | 22 | P2.1 (A9) |
| GND | 20 | 21 | P2.0 (A8) |

รูปที่ 2.10 โครงสร้างภายนอกและตำแหน่งขา AT89C51ED2

VCC ต่อไฟเดี่ยง

GND ต่อกราวด์

Port0 (P0.0-P0.7) เป็นพอร์ตแบบสองทิศทางขนาด 8 บิต สามารถทำงานได้ทั้งสองหน้าที่คือ เป็นพอร์ตอินพุตและเอาท์พุตทั่วไป และใช้เป็นพอร์ตสำหรับติดต่อกับหน่วยความจำภายในอกคือรับ และส่งข้อมูลพร้อมทั้งกำหนดแอดdress (Address) ในบีตต์ๆ

Port1 (P1.0-P1.7) เป็นพอร์ตแบบสองทิศทางขนาด 8 บิต มีการต่อความด้านท่านผู้ล้ออป (pull-up resister) ไว้ภายใน ทำหน้าที่เป็นพอร์ตอินพุตและเอาท์พุตทั่วไป นอกจานี้ยังใช้งานเป็นขาอินพุต เอาท์พุตของไทเมอร์ 2

Port2 (P2.0-P2.7) เป็นพอร์ตแบบสองทิศทางขนาด 8 บิต มีการต่อความด้านท่านผู้ล้ออป (pull-up resister) ไว้ภายใน สามารถทำงานได้สองหน้าที่คือเป็นพอร์ตอินและพูดเอาท์พุตทั่วไป และใช้เป็นพอร์ตสำหรับติดต่อกับหน่วยความจำภายในอกคือกำหนดแอดdressในบีตต์สูง

Port3 เป็นพอร์ตแบบสองทิศทางขนาด 8 บิต มีการต่อความด้านท่านผู้ล้ออป (pull-up resister) ไว้ภายใน ทำหน้าที่เป็นพอร์ตอินพุตและเอาท์พุตทั่วไป นอกจานี้ยังใช้เป็นขาสัญญาณควบคุมการติดต่อกับหน่วยความจำการอินเตอร์รัปต์ และอื่นๆ

RST เป็นขาอินพุตที่ใช้รับสัญญาณสำหรับรีเซ็ตซีพียู โดยซีพียู (CPU) จะถูกรีเซ็ต(Reset) เมื่อ uhn ที่เป็นโลจิก “1” นาน 2 เมลชนาไฟเกิด หรือ 24 ไฟเกิดของสัญญาณนาฬิกา


ALE/PROG ทำหน้าที่เป็นขาเอาท์พุตเมื่อซีพียูต้องการติดต่อกับหน่วยความจำภายในอก คือจะทำการส่งสัญญาณพัลส์ (Pulse) บอกมาที่ขานี้เพื่อทำการแลกแอดdress ในบีตต์ต่างๆ ของหน่วยความจำภายในอก และขานี้จะเป็นอินพุตเมื่อยูที่ระหว่างโปรแกรมแฟลช

PSEN เป็นขาเอาท์พุต ใช้ในการติดต่อกับหน่วยความจำภายในอก คือเมื่อซีพียูทำการประมวลผลกับหน่วยความจำโปรแกรมภายในอกนี้จะแยกที่ฟังก์ชันรีส์ตั๊งในแต่ละเมลชนาไฟเกิด

EA/VPP เป็นขาอินพุตและต้องการการล็อก “0” เพื่อบอกให้ซีพียูสามารถเข้าถึงหน่วยความจำโปรแกรมภายในอกได้ ซึ่งอยู่ที่ตำแหน่ง 0000H ถึง FFFFH นอกจานี้แล้วขานี้ยังใช้รับไฟ 12 โวลต์เพื่อใช้ในระหว่างที่ทำการโปรแกรมแฟลช

XTAL1 เป็นขาอินพุตของวงจร oscillators แอมป์ลิไฟเออร์ และยังเป็นขาอินพุตของวงจรแกนิดสัญญาณนาฬิกาภายใน

XTAL2 เป็นขาเอาท์พุตของวงจร oscillators แอมป์ลิไฟเออร์




2.3 IC DUAL LOW –VOLTAGE POWER AMPLIFIER เมื่อ TDA2822M

2.3.1 คุณสมบัติของ TDA2822M


1. เป็นตัวขยายสัญญาณที่ใช้แรงดันต่ำซึ่งสามารถจ่ายต่ำสุดได้ที่ 1.8V
2. สามารถปรับอัตราขยายได้โดยใช้ไฟแทนซิโอมิเตอร์
3. เป็นไอซีคุณภาพสูง
4. มีการสูญเสียต่ำ
5. เป็น mono integrate circuit ที่มี 8 ขา ซึ่งสามารถนำไปใช้ใน dual audio power amplifier ที่อยู่ในเครื่องเล่นเทป หรือวิทยุ

2.3.2 การจัดขา




รูปที่ 2.11 การจัดขาของ TDA2822M

2.3.3 โครงสร้างของ TDA2822M



รูปที่ 2.12 โครงสร้างหน้าที่ภายในของ TDA2822M

2.4 วงจรปรับลดไฟ DC 0-12V



รูปที่ 2.13 วงจรปรับลดไฟ DC 0-12 V

2.4.1 คุณสมบัติของวงจรปรับลดไฟ DC 0-12V

1. ใช้แหล่งจ่ายไฟ 12-15 โวลต์ดีซี
2. สามารถปรับแรงดันเอาท์พุตได้ 0-12 โวลต์
3. สามารถจ่ายกระแสได้สูงสุด 1 แอมป์
4. มีคุณภาพพอใช้ร้าคาถูก


2.5 IC SUPER VOLTAGE CONVERTER เบอร์ ICL7660S

2.5.1 คุณสมบัติของ IC SUPER VOLTAGE CONVERTER เบอร์ ICL7660S

1. IC ตัวนี้สามารถแปลงแรงดัน จากบวกเป็นลบ ได้ในช่วง 1.5 V-12 V เป็นเอาท์พุตได้ -1.5 ถึง -12V
2. ซึ่งเป็น IC ที่มีคุณภาพสูง


2.5.2 การจัดขา

**ICL7660S (PDIP, SOIC)
TOP VIEW**



รูปที่ 2.14 การจัดเรียงขาของ IC SUPER VOLTAGE CONVERTER เบอร์ ICL7660S

2.5.3 ตัวอย่างวงจรการทำงาน




รูปที่ 2.15 ตัวอย่างวงจรการทำงานของ IC SUPER VOLTAGE CONVERTER เมอร์ ICL7660S

2.6 ทฤษฎี MATLAB

MATLAB เป็นโปรแกรมที่ออกแบบมาเพื่อใช้สำหรับการคำนวณทางคณิตศาสตร์โดยเฉพาะสำหรับงานทางด้านวิทยาศาสตร์และวิศวกรรมศาสตร์ โครงสร้างพื้นฐานการคำนวณของโปรแกรม MATLAB จะอยู่ในรูปของเมทริกซ์ ซึ่งก็เป็นที่มาของชื่อ โปรแกรมด้วย กล่าวคือ MATLAB เป็นคำย่อของคำสองคำในภาษาอังกฤษคือ MATrix LABoratory

ในการศึกษาทางด้านโครงงานนี้จะใช้ประโยชน์ที่มากที่สุดของ MATLAB สำหรับการเรียนรู้ทฤษฎีการถุนดันตัวอย่างของสัญญาณเสียง

สัญญาณเสียงจัดว่าเป็นสัญญาณอนาล็อกประเภทหนึ่งที่มีค่าไม่แน่นอน เป็นเสียงแบ่งไปตามเวลา ดังนั้นในการส่งสัญญาณเสียงผ่านช่องสัญญาณสื่อสารดิจิตอล จึงจำเป็นที่ภาคส่งจะห้องนำสัญญาณเสียงไปผ่านกระบวนการสุ่มตัวอย่างก่อนเพื่อให้ได้เป็นสัญญาณที่มีค่าดิจิตอลทางเวลา จากนั้นนำสัญญาณดิจิตอลที่ได้แต่ละช่วงมาเปลี่ยนไปผ่านกระบวนการควอนไทซ์(quantization)เพื่อให้ได้สัญญาณที่มีค่าดิจิตทางแอนalog ก่อนจะนำไปเข้ารหัส (binary encoding) เป็นตัวเลขในนารี 0 และ 1 เป็นสำคัญต่อไป แผนภาพโดยรวมของวงจรแปลงสัญญาณเสียงเป็นสัญญาณดิจิตอลเป็นดังนี้



2.6.1 การอ่านและบันทึกเสียงไฟล์เสียงด้วย MATLAB

ในโปรแกรม MATLAB มีคำสั่ง wavread ที่ใช้สำหรับอ่านไฟล์เสียง (.wav) เข้ามาเก็บไว้ในตัวแปรเวกเตอร์ที่กำหนดเพื่อนำไปประมวลผลต่อไป รูปแบบการใช้งานคำสั่งมีลักษณะดังนี้คือ

```
>> y = wavread(FILE);
```


ยกตัวอย่างเช่นเรามีไฟล์เสียงชื่อ VOICE_SAMPLE.wav อยู่ในฮาร์ดดิสต์ และต้องการอ่านไฟล์ดังกล่าวให้พิมพ์คำสั่งดังต่อไปนี้

```
>> y = wavread ('VOICE_SAMPLE.wav');
```

คำแອนพิจุดของสัญญาณเสียงในไฟล์จะได้รับการบรรจุลงในเวกเตอร์ y โดยที่คำแອนพิจุดเหล่านี้จะมีขนาดในช่วง [-1,1] เราสามารถดูรูปสัญญาณเสียงที่อยู่ในไฟล์ดังกล่าวได้โดยใช้คำสั่งดังนี้

```
>> plot(y);
```

ผลลัพธ์ที่ได้จะมีลักษณะดังนี้



รูป 2.16 รูปสัญญาณของเสียงพูด

เราสามารถสั่งให้เครื่องคอมพิวเตอร์อ่านไฟล์เสียงและเล่นเสียงออกทางลำโพงได้โดยใช้คำสั่ง

>> wavplay (y);

ในการเล่นเสียงนั้นเราสามารถกำหนดความเร็วในการเล่นได้ตามต้องการ คือจะให้เสียงเล่นได้เร็วขึ้นกว่าปกติหรือเล่นช้าลงก็ได้ แต่ก่อนอื่นเราจำเป็นต้องทราบถึงอัตราการสุ่มตัวอย่าง(Sampling rate) ของไฟล์เสียงดังกล่าวก่อน ค่าอัตราการสุ่มถูกกำหนดในขั้นตอนการอัดเสียง ซึ่งโดยทั่วไปการใช้อัตราการสุ่มมากขึ้นเท่าใด คุณภาพของสัญญาณเสียงที่ได้รับมักจะดีขึ้นและใกล้เคียงกลับสัญญาณเสียงศูนย์บันมากขึ้น อย่างไรก็ตามขนาดของไฟล์ที่บรรจุเสียงก็จะต้องมีขนาดใหญ่ขึ้นด้วย ค่าอัตราการสุ่มตัวอย่างสามารถอ่านได้จากไฟล์เสียงโดยใช้คำสั่งต่อไปนี้

>> [y fs] =wavread ('VOICE_sample.wav');

ผลที่ได้คือตัวแปร y จะบรรจุแอนพลิจูดของสัญญาณเสียง ในขณะที่ตัวแปร fs จะบอกถึงค่าอัตราการสุ่มของสัญญาณสำหรับไฟล์ตัวอย่างใช้ค่าอัตราการสุ่มเท่ากับ

$$Fs = 11,025 \text{ ครั้งต่อวินาที}$$

จากค่าอัตราการสุ่มที่ได้จะนำมาใช้ในการควบคุมความเร็วของการเล่นเสียงกลับได้ดังนี้

>> wavplay (y,fs*2);

คำสั่งนี้เป็นคำสั่งให้เครื่องคอมพิวเตอร์เล่นเสียงขึ้นเร็วกว่าปกติ 2 เท่า แต่หากให้เครื่องคอมพิวเตอร์เล่นเสียงช้าลงให้ใช้คำสั่งดังนี้

>> wavplay (y,fs*0.5);

พิจารณาปัจจัยสัญญาณเสียงในรูปข้างต้นอีกครั้ง จะเห็นว่าแกน x มีแซมเปิลเสียงหรือจำนวนชุดทั้งหมด 25,000 จุด เนื่องจากอัตราการสุ่มมีค่าเท่ากับ 11,025 ครั้งต่อวินาที แสดงว่าสัญญาณเสียงที่บันทึกอยู่ในไฟล์ที่ระยะเวลาเท่ากับ $25,000/11,025 = 2.27$ วินาที ในกรณีที่เราเร่งความเร็วเสียงกลับขึ้นเท่าตัว

ระยะเวลาของเสียงที่ออกลำโพงก็จะสั้นลงครึ่งหนึ่งคือเหลือเพียง 1.13 วินาที ในทางกลับกัน หากมีการลดความเร็วของการเล่นเสียงกลับระยะเวลาของเสียงที่ได้จะนานขึ้นตามสัดส่วนที่กำหนด

โปรแกรม MATLAB สามารถที่จะตัดเสียงได้ตามที่เราต้องการและจะนำเสียงที่ทำการตัดต่อให้จดเป็นไฟล์ในคอมพิวเตอร์ได้อีกด้วย เราสามารถกำหนดช่วงของตัวแปร y จะทำให้เราเล่นเสียงเป็นช่วงได้ เราสามารถนำช่วงที่ได้นั่นมาเก็บตัวแปรอื่น และจัดเป็นไฟล์ได้ โดยใช้คำสั่งดังนี้


```
>> x = y(5000:1000);
>> wavwrite(x,fs,'VOICE_sample2.wav');
```

2.6.2 การทำซับแซมเปิล

ก่อนอื่นให้อ่านไฟล์สัญญาณเสียง VOICE_sample 2.wav มาเก็บไว้ในตัวแปร x จากนั้นพิจารณาเสียงดังกล่าวช่วงสั้นๆ เช่นเพียง 50 แซมเปิล โดยใช้คำสั่งต่อไปนี้

```
>>[x,fs] = wavread ('VOICE_sample2 ');
>>subplot (2,1,1);
>>plot(x(4000:4049));
>>subplot(2,1,2);
>> stem(x(4000:4049));
```

จะได้ผลดังรูป



รูป 2.17 รูปสัญญาณเสียงที่ผ่านการซับแซมเปิล

สังเกตว่ารูปสัญญาณที่ได้จากคำสั่ง plot จะมีลักษณะต่อเนื่อง ในขณะที่รูปสัญญาณที่ได้จากคำสั่ง stem จะให้ผลการแสดงในรูปของสัญญาณดิจิทัล


ในสำหรับต่อไปนี้จะนำสัญญาณเสียงในตัวแปร x ไปผ่านกระบวนการซับแทคเพลิง โดยเราจะลดจำนวนแทคเพลิงไปครึ่งหนึ่ง โดยคำสั่งต่อไปนี้

```
>>L = length(x);
>>n = 1:2:L;
>>y = x(n);
```

นำสัญญาณเสียงต้นฉบับในตัวแปร x ไปเทียบกับสัญญาณเสียง y โดยอาศัยชุดคำสั่งต่อไปนี้

```
>> subplot(2,1,1);
>>stem(x(4000:4049));
>> subplot(2,1,2);
>> stem(y(2000:2024));
```

ผลลัพธ์ที่ได้เป็นดังนี้คือ



รูปที่ 2.18 รูปสัญญาณเสียงต้นฉบับในตัวแปร x เทียบกับสัญญาณเสียง y


สังเกตว่ากระบวนการซับแซมปลิงช่วยให้เราลดจำนวนหน่วยความจำในการเก็บสัญญาณไปครึ่งหนึ่ง โดยรูปสัญญาณยังคงมีลักษณะใกล้เคียงต้นฉบับ เราสามารถทดสอบคุณภาพของสัญญาณเสียงที่ได้โดยใช้คำสั่ง wavplay ($y, fs/2$) และจะพบว่าเสียงเพียงไปจากเดิมเล็กน้อยหากเราทำขั้นตอนกระบวนการซับแซมปลิงกับสัญญาณใหม่นี้อีกรั้ง สัญญาณเสียงที่ได้จากการซับแซมปลิงครั้งใหม่จะมีรูปสัญญาณที่ยังคงต่างจากรูปสัญญาณต้นฉบับมากขึ้นหากเราลดจำนวนซับแซมปลิงต่อหนึ่งหน่วยเวลาของสัญญาณลงด้วยการทำขั้นตอนการซับแซมปลิง ผลที่ได้คือในที่สุดรูปสัญญาณที่ได้จะไม่เหลือเก้าโครงการเดิมของสัญญาณต้นฉบับอีกเลยถ้าเราทดลองฟังเสียงจะพบว่าเสียงที่ได้จะผิดเพี้ยนไปจากเสียงต้นฉบับมากจนไม่สามารถฟังได้ว่าเป็นคำพูดอะไร

จากการทดลองนี้ทำให้เรารู้ว่าอัตราการสุ่มของสัญญาณเสียงนั้นมีความเกี่ยวข้องกับสัญญาณเสียงที่ได้และขนาดของไฟล์สัญญาณเสียงด้วย ถ้าอัตราการสุ่มมาก เสียงจะมีความใกล้เคียงกับเสียงต้นฉบับมากยิ่งขึ้น ถ้าอัตราการสุ่มน้อยเสียงที่ได้จะมีลักษณะที่ใกล้เคียงกับสัญญาณเสียงต้นฉบับน้อยลง


บทที่ 3

การออกแบบและการสร้างอุปกรณ์

ระบบโดยรวมของวงจรซึ่งต้องสามารถแบ่งได้เป็น 2 ส่วนใหญ่ๆ คือภาคส่งและการเข้ารหัสสัญญาณ (Encode) อีกส่วนคือการรับและการถอดรหัสสัญญาณ (Decode) โดยได้แสดงบนลักษณะการทำงานไว้ดังรูปที่ 3.1 และ รูปที่ 3.2




รูปที่ 3.1 ภาคโครงสร้างโดยรวมของระบบภาคส่ง



รูปที่ 3.2 ภาคโครงสร้างโดยรวมของระบบภาครับ


3.1 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล (A/D)

จากรูปโครงสร้าง 3.1 และ 3.2 ได้แสดงถึงวงจรที่ได้ทำการออกแบบโดยจะมีวงจรแปลงสัญญาโนนาล็อกเป็นสัญญาณดิจิตอล (A/D) รวมอยู่ทั้ง 2 ภาค ทั้งภาครับและภาคส่ง โดยได้ทำการเลือกใช้ไอซีที่มีคุณภาพที่มีคุณสมบัติดีตามต้องการโดยในโครงงานนี้ได้เลือกใช้ ไอซี Maxim เบอร์ ADC0820 จากนั้นก็ทำการออกแบบลายวงจรด้วยโปรแกรม PCB layout เมื่อได้ลายวงจรเป็นแผ่นลายทองแดงที่จะสามารถนำมาใช้งานได้ตามรูป ที่ 3.3




รูปที่ 3.3 ลายวงจรแปลงสัญญาโนนาล็อกเป็นสัญญาณดิจิตอล (A/D)

โดยในวงจรแปลงสัญญาโนนาล็อกเป็นดิจิตอลได้เลือกใช้ไอซี Maxim เบอร์ ADC0820 ซึ่งมีฟังก์ชันการทำงานและการจัดเรียงขาของ ไอซี ดังในรูป 3.4 (ก) และ 3.4 (ข) โดยที่ไอซีนี้พิเศษเป็นไอซีที่มีความเร็วในการส่งและรับข้อมูลที่สูงและมีความแม่นยำสูง



(ก)

รูปที่ 3.4(ก) Function Diagram ADC0820




(ข)

รูปที่ 3.4 (ข) Top View ของ ADC0820

3.1.1 การลงอุปกรณ์อิเล็กทรอนิกส์ตามที่ออกแบบไว้


นำอุปกรณ์ที่ได้ออกแบบและจัดเตรียมมาประกอบลงบนแผ่นปรินต์ได้ดังรูปที่ 3.5



รูปที่ 3.5

3.2 วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก (D/A)

จากรูปโครงสร้าง 3.1 และ 3.2 ได้แสดงถึงวงจรที่ได้ทำการออกแบบโดยจะมีวงจรที่ได้ทำการออกแบบวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก (D/A) โดยได้เลือกใช้ไอซีที่มีคุณสมบัติตามที่ต้องการโดยได้เลือกใช้ ไอซี Nation Semiconductor เบอร์ DAC0800LCN จากนั้นก็ทำการออกแบบลายวงจรด้วยโปรแกรม PCB layout เมื่อได้ลายวงจรเป็นแผ่นลายทองแดงที่จะสามารถนำไปใช้งานได้ตามรูปที่ 3.6



รูปที่ 3.6 รูปการออกแบบลายวงจร(D/A)

โดยในวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก (D/A) ได้เลือกใช้ไอซี Nation Semiconductor เบอร์ DAC0800LCN ซึ่งมีฟังก์ชันการทำงานและการขัดเรียงขาของ ไอซี ทั้งในรูปที่ 3.7 (ก), 3.7 (ข) และ 3.7 (ค)

Typical Applications






FIGURE 1. ± 20 V_{p-p} Output Digital-to-Analog Converter (Note 5)

ຢັບກີ່ 3.7 (ນ) Typical Applications ຢອງ Nation Semiconductor ໂຮງຮ່ວມ DAC0800LCN




ຢັບກີ່ 3.7 (ນ) Top View ຢອງ Nation Semiconductor ໂຮງຮ່ວມ DAC0800LCN



รูปที่ 3.7(ค) Block Diagram ของ Nation Semiconductor เบอร์ DAC0800LCN

การลงอุปกรณ์อิเล็กทรอนิกส์ตามที่ออกแบบไว้


นำอุปกรณ์ที่ได้ออกแบบและจัดเตรียมมาประกอบลงบนแผ่นปริน์ไดดังรูปที่ 3.8



รูปที่ 3.8

3.3 วงจร DUAL LOW -VOLTAGE POWER AMPLIFIER เบอร์ TDA2822M


ได้ทำการเลือกใช้AMPLIFIER เพื่อช่วยในการขยายสัญญาณของ input signal ที่ได้รับจาก microphone เพื่อนำมาเข้าที่ A/D Converter จากนั้นก็ทำการออกแบบลายวงจรด้วยโปรแกรม PCB layout เมื่อได้ลายวงจรเป็นแผ่นลายทองแดงที่จะสามารถนำมาใช้งานได้ตามรูปที่ 3.9



รูปที่ 3.9 ลักษณะของการออกแบบลายวงจร DUAL LOW -VOLTAGE POWER AMPLIFIER
เบอร์ TDA2822M

การจัดตั้งการณ์อิเล็กทรอนิกส์ตามที่ออกแบบไว้

นำชุดบอร์ดที่ได้ออกแบบและขัดเครื่องมาประกอบลงบนแผ่นปรินต์ไดคัทรูปที่ 3.10



รูปที่ 3.10

3.4 วงจรในโครค่อนโถร์

โดยได้เลือกใช้วงจรในโครค่อนโถร์สำเร็จชุด ของบริษัท ETT รุ่น ET-BASE51 V2.0 เป็นบอร์ดในโครค่อนโถร์ในระบบทะแตร์ MCS51 ขนาด 40 Pin ซึ่งเลือกใช้ในโครค่อนโถร์เบอร์ AT89C51ED2 ของ ATMEL เป็น MCU ประจำบอร์ด โดย MCU รุ่นนี้จะบรรจุอยู่ภายในตัวถังแบบ DIP40 โดย MCU ตัวนี้จะมีจุดเด่นคือ เรื่องของความเร็วในการประมวลผลซึ่งสามารถทำงานได้ด้วยความเร็วสูงสุด 60MHZ ที่ 12Clock / 1 Machine Cycle นอกจากนี้ยังมีความเพียบพร้อมด้วยอุปกรณ์พื้นฐานต่างๆ ที่จำเป็นต่อการใช้งาน ไม่ว่าจะเป็นหน่วยความจำของข้อมูล แบบ EEPROM ขนาด 2 Kbytes หรือหน่วยความจำสำหรับ RAM ซึ่งมีมากถึง 1792 Byte ส่วนในด้านของอุปกรณ์ Peripheral นั้นก็สนับสนุนการทำงานแบบ SPI, UART, Watchdog, Timer/Counter, PWM ฯลฯ โดยการออกแบบ โครงสร้างของบอร์ดนั้นจะเน้นเรื่องขนาดของบอร์ดให้มีขนาดเล็กเพื่อให้ง่ายต่อการนำไปประยุกต์ใช้งาน และสะดวกต่อการพัฒนาโปรแกรม

คุณสมบัติของบอร์ด

เลือกใช้ MCU ระบบทะแตร์ MCS51 เบอร์ AT89C51ED2 ของ ATMEL เป็น MCU ประจำบอร์ด โดยเลือกใช้แหล่งกำเนิดสัญญาณนาฬิกาแบบ Oscillator Module ค่า 29.4912 MHz ซึ่งสามารถกำหนดการทำงานของ MCU ให้ทำงานในโหมดความเร็ว 2 เท่า (X2 Mode) ได้ ทำให้สามารถประมวลผลด้วยความเร็วสูงสุดที่ 58.9824 MHz โดยคุณสมบัติเด่นๆ ของ MCU ได้แก่


- มีหน่วยความจำ Flash สำหรับเขียนโปรแกรมขนาด 64KByte
- มี EEPROM ขนาด 2KByte สำหรับเก็บข้อมูล และสามารถเขียนซ้ำได้กว่า 1 ล้านครั้ง
- มีพอร์ต I/O ขนาด 8 บิต จำนวน 4 พอร์ต (P0,P1,P2 และ P3)
- มี RAM ใช้งาน 1792 Byte เพียงพอต่อการใช้งาน
- มีวงจรสื่อสารอนุกรม UART จำนวน 1 พอร์ต และมีวงจรสื่อสาร SPI จำนวน 1 พอร์ต
- มีวงจร Timer/Counter ขนาด 16 บิต จำนวน 3 ชุด
- มีวงจร Watchdog, Power-ON Reset, Capture/Compare ,PWM
- มีพอร์ตสื่อสารอนุกรมแบบ RS232 จำนวน 1 ช่อง สำหรับใช้ในการ Download โปรแกรม

ให้กับบอร์ด และประยุกต์ใช้งานทั่วไป

- มีชั้ตต์ต่อสัญญาณ I/O แบบ TTL แบบ Header ขนาด 2x5 จำนวน 4 ชุด (P0,P1,P2 และ P3)
- มี LED แสดงสถานะแหล่งจ่าย Power และ Self-Test สำหรับใช้ทดสอบการทำงานของบอร์ด
- ใช้แหล่งจ่ายไฟขนาด +5VDC


- ขนาด PCB Size เส้นผ่าศูนย์กลาง 8 x 6 cm.

โครงสร้างบอร์ด ET-BASE51 V2.0 (AT89C51ED2)



- หมายเหตุ 1 คือ ขั้วต่อแหล่งจ่ายไฟเลี้ยงวงจรของบอร์ด ใช้กับแหล่งจ่ายไฟตรง +5VDC
- หมายเหตุ 2 คือ PORT-P2, PORT-P0, PORT-P1 และ PORT-P3 ตามลำดับ
- หมายเหตุ 3 คือ MCU เบอร์ AT89C51ED2 ซึ่งเป็น MCU ตระกูล MCS51 จาก ATMEL
- หมายเหตุ 4 คือ Oscillator Module ค่า 29.4912 MHz
- หมายเหตุ 5 คือ SW PSEN ใช้สำหรับกำหนดสถานะโลจิก “0” ให้ขา PSEN สำหรับใช้ในการ Download HEX File ให้กับหน่วยความจำ Flash ของ MCU ในบอร์ด
- หมายเหตุ 6 คือ SW RESET ใช้สำหรับรีเซ็ตการทำงานของ MCU ภายในบอร์ด
- หมายเหตุ 7 คือ พорт RS232 หรือ Serial Port สำหรับติดต่อกับอุปกรณ์มาตรฐาน RS232 และใช้เป็น ISP Download Connector สำหรับ Download HEX File ให้กับ MCU ของบอร์ด

RS232




- หมายเหตุ 8 คือ LED แสดงสถานะของ P1.0 ในกรณีที่เลือก Jumper ไว้ทางด้าน ON เพื่อ Test

- หมายเหตุ 9 เป็น LED Power สีแดง ใช้แสดงสถานะของแหล่งจ่ายไฟเลี้ยงวงจรของบอร์ด


ขั้วต่อสัญญาณต่างๆ

สำหรับขั้วต่อสัญญาณของพอร์ต I/O จาก MCU นี้ จะถูกออกแบบแบบและขั้ดเดริยมไว้ผ่านทางขั้วต่อแบบ IDE Header ขนาด 2x5 จำนวน 4 ชุด คือ PORT-P0, PORT-P1, PORT-P2 และ PORT-P3 ตามลำดับ โดยที่ขั้วต่อสัญญาณแต่ละชุด จะประกอบไปด้วยสัญญาณของ I/O ที่เชื่อมต่อกันจากขาสัญญาณของ MCU โดยตรงทั้งหมด โดยแต่ละพอร์ตจะมีสัญญาณพอร์ตละ 8 บิต ยกเว้น PORT-P3 ซึ่งจะมีเพียง 6 บิต คือ P3.2-P3.7 เท่านั้น ส่วน P3.0 และ P3.1 จะถูกสงวนไว้ใช้งานเป็นขาสัญญาณ RXD และ TXD สำหรับรับส่งข้อมูลของ RS232 ซึ่งสัญญาณทั้ง 2 เส้น (P3.0 และ P3.1) จะถูกเชื่อมต่อผ่านวงจร Line Driver (MAX232) สำหรับแปลงระดับสัญญาณจากระดับโลจิก TTL ของ MCU ให้เป็นสัญญาณแรงดันตามมาตรฐานของ RS232 โดยสัญญาณที่ได้รับการแปลงเป็นแบบ RS232 จะถูกเชื่อมต่อไปยังขาที่ขั้วต่อแบบ CPA ขนาด 4 PIN (RS232) โดยการจัดเรียงสัญญาณของแต่ละชุด จะเป็นดังรูปที่ 3.11




รูปที่ 3.11 แสดง การจัดเรียงสัญญาณของพอร์ต I/O ต่างๆของบอร์ด ET-BASE51 V2.0

3.5 รูปการต่อรวมของภาคส่ง



3.6 รูปการต่อรวมของภาครับ



3.7 สรุปผลการออกแบบ

การออกแบบวงจรทั้ง 2 ส่วน ได้แก่ ภาครับ และภาคส่ง นั้นจะต้องใช้ความรู้และความเข้าใจในเรื่องของการแปลงสัญญาณ A/D และการแปลงสัญญาณ D/A ที่เรียนมาเป็นอย่างมากและยังต้องใช้ความชำนาญในการกัดลาย PCB และการบัดกรีตะกั่วและเข้าใจการในเรื่องการเลือกใช้ไอซีเพื่อควบคุมการทำงานให้สามารถเชื่อมต่อกันได้เป็นอย่างดี

บทที่ 4


การทดสอบอุปกรณ์ป้องกันการตักฟังอุปกรณ์สื่อสารไร้สาย

4.1 การทดสอบวงจรแปลงสัญญาณonaลีอคเป็นสัญญาณดิจิตอล

เป็นการทดสอบเพื่อตรวจสอบความถูกต้องของข้อมูลที่ได้ออกมาจากวงจรแปลงสัญญาณonaลีอคเป็นสัญญาณดิจิตอลทางด้านเอาท์พุตโดยมีขั้นตอนดังต่อไปนี้

4.1.1 การติดตั้งชุดวงจรแปลงสัญญาณonaลีอคเป็นสัญญาณดิจิตอล

รูปที่ 4.1 แสดงถึงการจัดเรียงและติดตั้งอุปกรณ์เพื่อทำการทดสอบวงจรแปลงสัญญาณonaลีอคเป็นสัญญาณดิจิตอล



รูปที่ 4.1 การติดตั้งชุดวงจรแปลงสัญญาณonaลีอคเป็นสัญญาณดิจิตอล

4.1.2 การเขียนโปรแกรมทดสอบ

โดยใช้โปรแกรมภาษา assembly ในการเขียนโปรแกรมจากนั้นนำไปทดสอบโดยใช้ Hyper Terminal ในการแสดงผล

```
Data_in      EQU    P2
PortI_RDY    EQU    P3.2
PortI_RD     EQU    P3.3
PortI_INT    EQU    P3.4
PortI_CS     EQU    P3.5
```

```
ORG 0000H
```

```
JMP Start
```

```
ORG 0100H
```

Start:

```
MOV SP,#2FH
```

```
CALL Initial_Serial
```

```
CALL DELAY_250M
```

```
MAIN_LOOP:CLR A
```

```
CALL LOOP
```

```
CALL DELAY_50M
```

```
CALL SEND_2HEX
```

```
CALL DELAY_1SEC
```

```
JMP MAIN_LOOP
```

LOOP: CLR PortI_CS

```
MOV A,#11110110B
```

```
ANL P3,A
```

```
CLR PortI_RD
```

NOP

MOV P3,#11110001B

MOV A,Data_in


MOV P3,#11111111B

RET

\$INCLUDE "Serial.Sub"

รูปที่ 4.2 แสดงโปรแกรม

เมื่อทำการเขียนโปรแกรมเสร็จแล้วทำการคอมไพล์ (Compile) โดยกดปุ่ม Compile ถ้าสำเร็จโดยไม่เกิดความผิดพลาดของโปรแกรมที่เขียนจะได้หน้าต่างดังรูปที่ 4.3



```

File Edit View Options Window Help
File New Open File...
OS Z80
Title: testZD.asm
1 Data_in EQU P2
2 Port1_RDY EQU P3.2
3 Port1_RD EQU P3.3
4 Port1_INT EQU P3.4
5 Port1_CS EQU P3.5
6 ;-----
7 ORG 0000H
8 JNP Start
9 ORG 0100H
10 Start:
11 MOV SP,#2FH
12 CALL Initial_Serial
13 CALL DELAY_250K
14 ;-----
15 MAIN_LOOP: CLR A
16 CALL LOOP
17 CALL DELAY_50N
18 CALL SEND_ZMEK
19 CALL DELAY_1SEC
20 JNP MAIN_LOOP
21
22
23 LOOP: CLR Port1_CS
24 MOV A,#11110110B
25 ANL P3,A
26 CLR Port1_RD
27 NOP
28 MOV P3,#11110001B

```


Bottom status bar:

Z801 Cross-Assembler (1.3) Copyright (c) 1997, 1999
Binary Technology, Inc. Redmond, WA
Warning: No end statement found.

รูปที่ 4.3 แสดงการคอมไพล์สมบูรณ์


4.1.3 การโหลดโปรแกรมทดสอบ

เมื่อโปรแกรม FLIP จะได้หน้าต่างดังรูปที่ 4.4 ใช้ในการโหลดโปรแกรมลงในโครค่อนไทรเลอร์



รูปที่ 4.4 หน้าต่างโปรแกรม FLIP


เลือกชนิดของไมโครค่อนไทรเลอร์ AT89C51ED2 ที่ จะได้หน้าต่างดังรูปที่ 4.5



รูปที่ 4.5 หน้าต่างเลือกชนิดไมโครค่อนไทรเลอร์


ตั้งค่าการเชื่อมต่อระหว่างโปรแกรมกับไมโครคอนโทรลเลอร์ที่  แล้วทำการเลือกเป็นแบบ RS-232, เลือกพอร์ต COM และตั้งค่าอัตราการส่งข้อมูล (Baud Rate) แล้วกด Connect

รูปที่ 4.6




รูปที่ 4.6 ตั้งค่าการเชื่อมต่อ

เมื่อตั้งค่าการเชื่อมต่อเรียบร้อยแล้วนั้น ทำการโหลดไฟล์ .HEX ที่ได้จากการคอมไพล์ ใน โปรแกรม Keil70 โดยเลือกที่  จะปรากฏหน้าต่างดังรูปที่ 4.7



รูปที่ 4.7 โหลดไฟล์ .HEX


เมื่อเลือกไฟล์ .HEX ลงเรียบร้อยแล้วให้กดปุ่ม **Run** โปรแกรมจะทำการ โหลดไฟล์ที่เลือก
ของคุณในโครค่อน โගรลเลอร์ โดยอัตโนมัติ



รูปที่ 4.8 การตั้งค่าอัตราการส่งข้อมูล


เมื่อทำการตั้งค่า Hyper Terminal เรียบร้อยแล้ว จึงทำการทดสอบวงจรแปลงสัญญาณณาเลือก
มาตรฐานดิจิตอล โดยการป้อนแรงดัน 2.5 โวลต์, 3.0 โวลต์ และ 5 โวลต์ ไปที่อนาคตอินพุต และง
รูปที่ 4.9 (ก), รูปที่ 4.9 (ข) และ รูปที่ 4.9 (ค) ตามลำดับ ผลที่ได้คือ

รูปที่ 4.9 (ก)




รูปที่ 4.9 (ก)


ให้จะทำการคำนวณดังนี้โดยไปคำนวณในCalculator plus โดยจะแสดงค้างรูปดังต่อไปนี้




- นำค่าที่ได้คือ 80 มาคำนวณใน Calculator plus ค่าที่ได้เป็นค่า Hex




2. นำมำเปลี่ยนเป็นค่า Dec จะได้เท่ากับ 128




$$3. ต่อไปนี้ \frac{128}{255} = 0.50196$$



4. หากนั่งสำมารถด้วย 5 จะเท่ากับ 2.5098



รูปที่ 4.9 (%)



รูปที่ 4.9 (ก)

มาตรฐานได้

ผลการทดสอบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลโดยการป้อนแรงดันไฟฟ้า 3.0 โวลต์ และ 5 โวลต์ ไปที่อินเตอร์เฟซอินพุต ผลที่ได้คือมีค่าโกล์เดนท์กับอินพุตที่ให้มาไปถูก

ป้อนอินพุต 2.5 v ผลที่ได้คือ 2.509

ป้อนอินพุต 3 v ผลที่ได้คือ 3.019

ป้อนอินพุต 5 v ผลที่ได้คือ 5

ซึ่งแสดงได้ว่างวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลสามารถใช้งานได้อย่างมีประสิทธิภาพ

เป็นขั้นตอนการเข้ารหัสแต่ละวิธีโดยใช้ MATLAB

โดยจะทำการแสดงรูปสัญญาณหลักและรูปสัญญาณที่ผ่านการเข้ารหัส (Encoding) และรูปสัญญาณที่ถูกทำการถอดรหัส (decoding) เพื่อจะศึกษาว่าแบบการเข้ารหัสแบบใดมีประสิทธิภาพสูงสุดที่จะนำมาทำการเข้ารหัสร่วมกับอุปกรณ์ที่ได้ทำการเตรียมไว้

1.การเข้ารหัสแบบ Exclusive or ค่าคงที่ดิจิตอลที่ได้ด้วย FF

เป็นการ Exclusive or ค่าดิจิตอลที่ได้ด้วยค่า FF (11111111) โดยแสดงดังภาพ


B8 B7 B6 B5 B4 B3 B2 B1

XOR

1 1 1 1 1 1 1 1


| | | | | | | | |
|---|---|---|---|---|---|---|---|
| X | X | X | X | X | X | X | X |
|---|---|---|---|---|---|---|---|

ซึ่งจะใช้โปรแกรม MATLAB ในการจำลองการเข้ารหัสโดยจะมีเสียงหลักนึงมีสีเหลืองและเสียงดังรูปที่ 4.10



รูปที่ 4.10 รูปสัญญาณเสียงหลักก่อนการเข้ารหัสแบบ Exclusive or ค่าคงที่ดิจิตอลที่ได้ด้วย FF

หลังจากนั้นทำการเข้ารหัสโดยจะมีรูปสัญญาณดังรูปที่ 4.11



รูปที่ 4.11 รูปสัญญาณที่ผ่านการเข้ารหัสสัญญาณแบบ Exclusive or ค่าคงที่ดิจิตอลที่ได้ด้วย FF

2. การเข้ารหัสแบบ Exclusive or ค่าคงที่ดิจิตอลที่ได้ด้วย 7F

เป็นการ Exclusive or ค่าดิจิตอลที่ได้ด้วยค่า 7F (01111111) โดยทดสอบดังภาพ


B8 B7 B6 B5 B4 B3 B2 B1

XOR

0 1 1 1 1 1 1 1

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| X | X | X | X | X | X | X | X |
|---|---|---|---|---|---|---|---|


ซึ่งจะใช้โปรแกรม MATLAB ในการจำลองการเข้ารหัสโดยจะมีเสียงหลักมีชื่นมีลักษณะ
เดียวกับรูปที่ 4.12



รูปที่ 4.12 รูปสัญญาณเสียงหลักก่อนการเข้ารหัสแบบ Exclusive or ค่าคงที่ดิจิทอลที่ได้รับ

7F

หลังจากนั้นทำการเข้ารหัสโดยจะมีรูปสัญญาณดังรูปที่ 4.13




รูปที่ 4.13 รูปสัญญาณที่ผ่านการเข้ารหัสเสียงการเข้ารหัสแบบ Exclusive or ค่าคงที่ดิจิตอลที่ได้รับ 7F

3. การเข้ารหัสแบบสลับบิตทั้ง 8 บิต
เป็นการสลับทั้ง 8 บิตโดยการสลับค่าได้แสดงดังรูป

B8 B7 B6 B5 B4 B3 B2 B1


| | | | | | | | |
|----------------------|----------------------|----------------------|----------------------|----------------------|----------------------|----------------------|----------------------|
| <input type="text"/> |
| B1 | B8 | B2 | B7 | B3 | B6 | B5 | B4 |

ซึ่งจะใช้โปรแกรม MATLAB ในการจำลองการเข้ารหัสโดยจะมีเสียงหลักมีซี่มีลักษณะเสียงดังรูปที่ 4.14




รูปที่ 4.14 รูปสัญญาณเสียงหลักก่อนการเข้ารหัส

หลังจากนั้นทำการเข้ารหัสโดยจะมีรูปสัญญาณเดิมรูปที่ 4.15



รูปที่ 4.15 รูปสัญญาณเสียงหลักก่อนการเข้ารหัสแบบการสลับทึบ 8 บิต

รายงานนี้ทำการทดสอบหัสสัญญาณเพื่อคุ้มครองแบบสัญญาณที่ถูกทำการทดสอบหัสร่องจะได้รูปสัญญาณดังรูปที่ 4.16




รูปที่ 4.16 รูปสัญญาณที่ถูกทำการทดสอบหัส
การเข้ารหัสแบบบิต 8 คงที่
เป็นการคงที่บิตที่ 8 ไว้และสลับตำแหน่งอินพุต 7 บิตที่เหลือโดยแสดงดังภาพ

B8 B7 B6 B5 B4 B3 B2 B1




ซึ่งจะใช้โปรแกรม MATLAB ในการจำลองการเข้ารหัสโดยจะมีเสียงหลักมีชื่นมีลักษณะเสียง
รูปที่ 4.17




รูปที่ 4.17 รูปสัญญาณเสียงหลักก่อนการเข้ารหัสแบบคงที่บิต 8

หลังจากนั้นทำการเข้ารหัส 4 บิต โดยจะมีรูปสัญญาณดังรูปที่ 4.18



รูปที่ 4.18 รูปสัญญาณที่ผ่านการเข้ารหัสสัญญาณแบบคงที่บิต 8


จากนั้นก็ทำการถอดรหัสสัญญาณเพื่อครุปแบบสัญญาณที่ถูกทำการถอดรหัสซึ่งจะได้รูปสัญญาณดังรูปที่ 4.19




รูปที่ 4.19 รูปสัญญาณที่ถูกทำการถอดรหัส

4. การเข้ารหัสแบบสลับ 2 บิต

เป็นการสลับทีละ 2 บิต โดยนำ B2B1 ไปไว้ที่ตำแหน่ง B8B7 และนำ B8B7 ไปไว้ที่จุด B6B5 และนำ B6B5 ไปไว้ที่ตำแหน่ง B2B1 นำ B4B3 ไว้ที่เดิมแสดงดังตาราง




ซึ่งจะใช้โปรแกรม MATLAB ในการจำลองการเข้ารหัสโดยจะมีเสียงหลักมีซึ่งมีลักษณะเดียวกัน
รูปที่ 4.20




รูปที่ 4.20 รูปสัญญาณเสียงหลักก่อนการเข้ารหัสแบบสลับ 2 บิต

หลังจากนั้นทำการเข้ารหัส 4 บิต โดยจะมีรูปสัญญาณดังรูปที่ 4.21




รูปที่ 4.21 รูปสัญญาณที่ผ่านการเข้ารหัสสัญญาณ 2 บิต

จากนั้นก็ทำการถอดรหัสสัญญาณเพื่อครุยเป็นสัญญาณที่ถูกทำการถอดรหัสซึ่งจะได้รูปสัญญาณดังรูปที่ 4.22




รูปที่ 4.22 รูปสัญญาณที่ถูกทำการถอดรหัส

แบบการสลับบิต4บิต




เป็นการสลับ4บิตแรก (B1-B4) กับ4บิตหลัง (B5-B8) ซึ่งจะใช้โปรแกรมMATLABในการ
�行การเข้ารหัส โดยจะมีเสียงหลักมีซึ่งมีคักษณะเสียงดังรูปที่ 4.23




รูปที่ 4.23 รูปสัญญาณเสียงหลักก่อนการเข้ารหัส 4บิต

หลังจากนั้นทำการเข้ารหัส4บิตโดยจะมีรูปสัญญาณดังรูปที่ 4.24



รูปที่ 4.24 รูปสัญญาณที่ผ่านการเข้ารหัสสัญญาณ 4 บิต

จากนั้นก็ทำการถอดรหัสสัญญาณเพื่อครุ่ปแบบสัญญาณที่ถูกทำการถอดรหัสซึ่งจะได้รูปสัญญาณดังรูปที่ 4.25



รูปที่ 4.25 รูปสัญญาณที่ถูกทำการถอดรหัส

สรุปการทดสอบอุปกรณ์ป้องกันการดักฟังอุปกรณ์สื่อสารไร้สาย

วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล

เมื่อทำการทดสอบวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลผลที่ได้คือสามารถใช้งานได้จากการทดสอบโดยการจ่ายไฟ DC เข้าที่ input ของ A/D แล้วให้ทำการแสดงค่าใน Hyper Terminal ในการแสดงผลซึ่งผลที่ได้ก็มีค่าตรงกับจากการจ่ายไฟ DC เข้าไป

การทดสอบวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอก

ได้ทำการทดสอบโดยการป้อนบิตดิจิตอลเป็นค่าคงที่เข้าที่ Input แล้วทำการเช็คค่าโวตที่ output รุ่นผลที่ได้ตรงกันหรือไม่ซึ่งผลที่ได้ก็ได้ค่าที่ตรงกัน

4.2 สรุป แบบจำลองการเข้ารหัส

หลังจากการทดสอบในทุกวิธีที่กล่าวมาในข้างต้น โดยการทดสอบการเข้ารหัสและทำการทดสอบการถอดรหัสกับอุปกรณ์ที่ได้ทำการเตรียมไว้ ผลที่ได้จากการทดสอบการเข้ารหัสแบบสลับบิต 4บิตมีประสิทธิภาพสูงสุดกว่าทุกวิธีที่กล่าวมาในโครงงานนี้โดยเลือกใช้วิธีการเข้ารหัสแบบสลับ4บิต

บทที่ 5

สรุปและข้อเสนอแนะ

ในบทนี้จะกล่าวถึงการทำงานโดยรวมทั้งหมด โดยขึ้นอยู่กับส่วนประกอบของวงจรทั้งหมด และผลการทำงานโดยภาพรวม รวมทั้งปัญหาที่เกิดขึ้นและข้อจำกัดในการทดลอง

5.1 ส่วนประกอบของวงจรทั้งหมด

- 5.1.1 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล
- 5.1.2 วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก
- 5.1.3 วงจร DUAL LOW –VOLTAGE POWER AMPLIFIER เบอร์ TDA2822M
- 5.1.4 วงจรปรับลดไฟ DC 0-12V
- 5.1.5 วงจร IC SUPER VOLTAGE CONVERTER เบอร์ ICL7660S
- 5.1.6 วงจรไมโครคอนโทรลเลอร์

5.2 ปัญหาที่พบในขั้นตอนการทำงาน

- 5.2.1 วงจรที่ได้ทำการเตรียมไว้มีความไม่คงที่
- 5.2.2 มีความรู้ในการเขียนโปรแกรมภาษา Assembly น้อย จึงต้องใช้เวลาในการศึกษาและทำความเข้าใจมาก ทำให้เสียเวลาในส่วนนี้มาก
- 5.2.3 ใช้เวลานานในการศึกษาการใช้โปรแกรมร่วมกันระหว่างภาษา Assembly และอุปกรณ์อิเล็กทรอนิกส์
- 5.2.4 มีความรู้ในการประกอบวงจรบนแผ่น PCB น้อย ทำให้วงจร มีความเสียหายบ่อย และใช้งานไม่ได้ ทำให้ต้องสร้างวงจรหลายครั้ง จึงจะสามารถนำมาใช้งานได้

5.3 ข้อจำกัดของโครงงาน

- 5.3.1 ในโครงงานนี้ได้นำ Microcontroller มาใช้ซึ่งมีข้อจำกัดของการใช้งานอยู่
- 5.3.2 เนื่องจากวงจรของเครื่องส่งและเครื่องรับมีขนาดเล็กและต้องการความระดับในการใช้งานทำให้ต้องใช้แหล่งจ่ายไฟเป็นค่านานาด้วยซึ่งมีอายุการใช้งานสั้น ต้องเปลี่ยนบ่อยครั้ง

5.4 ผลที่ได้จากโครงงาน

5.4.1 ได้รับความรู้เกี่ยวกับการเข้ารหัส(Encode)และการถอดรหัส(Decode)เพื่อใช้ในการส่งข้อมูล

5.4.2 ได้รับความรู้ในการใช้งาน Microcontroller และนำไปใช้งานได้จริง

5.4.3 ได้รับความรู้ในการใช้งานโปรแกรมภาษา Assembly

5.4.4 ได้รับความรู้ในการประกอบอุปกรณ์ต่างๆ และสามารถเลือกใช้อุปกรณ์ที่เหมาะสมในโครงงาน

5.4.5 ทำให้สามารถนำความรู้ที่ได้รับจากการเรียนทฤษฎีมาใช้ในการปฏิบัติจริง

5.4.6 ทำให้สามารถรู้จักแกนปัญหาเฉพาะหน้าได้

5.4.7 ทำให้รู้จักการทำงานร่วมกับผู้อื่น

5.4.8 ทำให้รู้จักการแบ่งเวลาในการทำงานและสามารถปฏิบัติงานตามตารางเวลาได้

5.4.9 สามารถนำความรู้ที่ได้จากโครงงานมาประยุกต์ใช้งานได้

5.5 แนวทางการพัฒนาต่อ

โครงงานนี้เป็นโครงงานที่จัดทำขึ้นมาเพื่อทำการป้องกันการลักฟังอุปกรณ์สื่อสาร ไร้สาย ซึ่งสามารถพัฒนาเพื่อให้ใช้งานที่มีลักษณะเดียวกันกับโครงงานนี้ได้ดังข้อเสนอแนะต่อไปนี้

5.5.1 สามารถพัฒนาโดยทำการเพิ่ม keypad เพื่อช่วยในการเข้ารหัสได้

5.5.2 สามารถพัฒนาการเข้ารหัสโดยพัฒนาโปรแกรมให้มีความซับซ้อนมากกว่านี้ได้

บรรณานุกรม

- [1]Adisak. ໄນໂຄຣຄອນໄທຣລເຕ່ອ້ມ MCS-51. Available from : URL:<http://www.adisak51.com/>
 - [2]ກຮະແປງສັງຍາວ A/D ແລະ D/A. (2550). [ອອນໄລນ໌]. ເພີ້ມໄດ້ຈາກ :
<http://www.Th.Wikipedia.org/>
(ວັນທີກຳນົມມູນຄຸນ : 17 ຖຸນພາພັນທີ 2550).
 - [3]ເຊື່ອວັດນີ້ ປະກອບຜລ.ກາຮປະຍຸກຕີໃໝ່ງານໄນໂຄຣຄອນໄທຣລເຕ່ອ້ມ.ສໍານັກພິມພື້ນສ.ສ.ທ.
ສາມາຄສ່າງເສຣີມເທັກໂນໂລຢີ (ໄທຍ-ຜູ້ປຸນ).2545
 - [4]ເຊື່ອວັດນີ້ ປະກອບຜລ.ກາໝານແອສເຫມນບັດສໍາຫັກ MSC-51.ສໍານັກພິມພື້ນສ.ສ.ທ.
ສາມາຄສ່າງເສຣີມເທັກໂນໂລຢີ (ໄທຍ-ຜູ້ປຸນ).2545
 - [5]ລັບຜູ້ອກກາງ ວຸພິສີທິກລຸກົມຈົງ. MATLAB ກາຮປະຍຸກຕີໃໝ່ງານທັງວິວຽກຮົມໄຟຟ້າ

ภาคผนวก ๑

โปรแกรมควบคุม A/D และ D/A

```

Data_in      EQU    P2
PortI_RDY    EQU    P3.2
PortI_RD     EQU    P3.3
PortI_INT    EQU    P3.4
PortI_CS     EQU    P3.5

```

```
ORG 0000H
```

```
JMP Start
```

```
ORG 0100H
```

Start:

```
MOV SP,#2FH
```

```
CALL Initial_Serial
```

```
CALL DELAY_250M
```

Main_Loop: CALL LOOP

```
MOV P1,A
```

```
JMP Main_Loop
```

NOP: CLR PortI_CS

```
MOV A,#11110110B
```

```
ANL P3,A
```

```
CLR PortI_RD
```

NOP

```
MOV P3,#11110001B
```

```
MOV A,Data_in
MOV P3,#1111111B
```

```
RET
```

```
$INCLUDE "Serial.Sub"
```

โปรแกรมการเข้ารหัสแบบสั้นบิต4บิต

```
Data_in EQU P2
PortI_RDY EQU P3.2
PortI_RD EQU P3.3
PortI_INT EQU P3.4
PortI_CS EQU P3.5
```

```
ORG 0000H
JMP Start
ORG 0100H
```

Start:

```
MOV SP,#2FH
CALL Initial_Serial
CALL DELAY_250M
```

```
Main_Loop:CALL LOOP
RR A
RR A
RR A
RR A
MOV P1,A
```

```

JMP  Main_Loop

LOOP: CLR  PortI_CS
      MOV  A,#11110110B
      ANL  P3,A
      CLR  PortI_RD
      NOP
      MOV  P3,#11110001B
      MOV  A,Data_in
      MOV  P3,#11111111B

      RET

```

\$INCLUDE "Serial.Sub"

โปรแกรมต่อครึ่งแบบสั้นปิต4บิต

```

Data_in      EQU  P2
PortI_RDY    EQU  P3.2
PortI_RD     EQU  P3.3
PortI_INT    EQU  P3.4
PortI_CS     EQU  P3.5

```

ORG 0000H

JMP Start

ORG 0100H

Start:

MOV SP,#2FH

CALL Initial_Serial

CALL DELAY_250M

Main_Loop: CALL LOOP

RL A
RL A
RL A
RL A
MOV P1,A

JMP Main_Loop

LOOP: CLR PortI_CS

MOV A,#11110110B
ANL P3,A
CLR PortI_RD
NOP
MOV P3,#11110001B
MOV A,Data_in
MOV P3,#11111111B

RET

\$INCLUDE "Serial.Sub"

"Serial.Sub"

#####
#####

All Delay for XTAL 18.432MHz 12Clk/MC

DELAY_4SEC: PUSH 07H ; Delay 80*50MilliSec

MOV R7,#80 ; = 4000MilliSec

JMP _DELAY_50M

DELAY_2SEC: PUSH 07H ; Delay 40*50MilliSec

MOV R7,#40 ; = 2000MilliSec

JMP _DELAY_50M

DELAY_1SEC: PUSH 07H ; Delay 20*50MilliSec

MOV R7,#20 ; = 1000MilliSec

JMP _DELAY_50M

DELAY_500M: PUSH 07H ; Delay 10*50MilliSec

MOV R7,#10 ; = 500MilliSec

JMP _DELAY_50M

DELAY_250M: PUSH 07H ; Delay 5*50 MilliSec

MOV R7,#5 ; = 250 MilliSec

JMP _DELAY_50M

DELAY_150M: PUSH 07H ; Delay 5*50 MilliSec

MOV R7,#3 ; = 150 MilliSec

JMP _DELAY_50M

DELAY_100M: PUSH 07H ; Delay 2*50 MilliSec

MOV R7,#2 ; = 100 MilliSec

JMP _DELAY_50M

DELAY_50M: PUSH 07H ; Delay 1*50 MilliSec

MOV R7,#1 ; = 50 MilliSec

JMP _DELAY_50M

DELAY_50M: PUSH Acc

PUSH B

DELAY_050M: MOV B,#200 ; Delay 50 MilliSec

DELAY_250U: MOV A,#191 ; 1MC ,250 uSec

DJNZ Acc,\$; 2MC ,(192-1)*0.651*2 ; = 250 uSec

DJNZ B,_DELAY_250U ; 250*200=50mS

DJNZ B,_DELAY_250U ; 50*5 =250mS

DJNZ R7,_DELAY_050M ; 50*5 =250mS

POP B

POP Acc

POP 07H

RET

Initial Serial Port

Initial_Serial: MOV TMOD,#00100001B ; T1M2 T0M1

MOV SCON,#0101000B ; Serial Mode1

MOV TH1,#0FBH ; 9600 FDH@11.0592MHz

MOV A,#00H ; FBH@18.432MHz

MOV PCON,A ; SMOD = 0

CLR EA ; Disable All

SETB TR1 ; Start Timer1

RET

Send Data to Serial Port

```
SEND_2HEX: PUSH Acc
    SWAP A
    CALL SEND_1HEX
    POP Acc

SEND_1HEX: PUSH DPH
    PUSH DPL
    MOV DPTR,#HEXASC_TAB
    ANL A,#0FH
    MOVC A,@A+DPTR
    POP DPL
    POP DPH

SEND_ASCII: PUSH IE
    CLR ES
    CLR TI
    MOV SBUF,A
    JNB TI,$
    CLR TI
    POP IE
    RET

HEXASC_TAB: DB '0123456789ABCDEF'
```

===== Send Line Feed =====

```
Send_LineFeed: MOV A,#0DH
    CALL Send_ASCII
    MOV A,#0AH
    CALL Send_ASCII
    RET
```

Send Line Feed

```
Send_ClrScr: MOV A,#0CH
              CALL Send_ASCII
              RET
```

Send Data Table to Serial Start@DPTR to '00H' =

```
Send_Table: CLR A
             MOVC A,@A+DPTR
             JZ _X_Send_Table
             CALL SEND_ASCII
             INC DPTR
             JMP Send_Table
```

X_Send_Table:RET

โปรแกรมMATLAB7(นำมาสร้างแบบจำลองการเข้ารหัสแบบต่างๆ)

1. xor ด้วย FF

```
%-----record voice
```

```
clear all
```

```
fs=8000;
```

```
y=wavrecord(5*fs,fs,'uint8');
```

```
%----- encode
```

```
%-- 1
```

```
for i=1:40000
```

```
    yin1(i,1)=bitxor(y(i),uint8(255)); % xor with FF
```

```
end
```

DATASHEET

ADC0820

MAXIM

CMOS High Speed 8-Bit A/D Converter with Track/Hold Function

General Description

ADC0820 is a high speed, microprocessor compatible 8-bit analog-to-digital converter which uses a flash technique to achieve a conversion time of 1.4 μ s. The converter has a 0V to +5V analog input and uses a single +5V supply.

A track-and-hold function is included, eliminating the need for an external track-and-hold for conversion rates up to 100mV/ μ s.


It easily interfaces with microprocessors by acting as a memory location or I/O port without the need for external interfacing logic. Data outputs are latched, three-state buffer circuitry to allow direct connection to a microprocessor data bus or system bus. An over-flow output is also provided for cascading devices to achieve higher resolution.

This ADC0820 is pin-compatible with National Semiconductor's ADC0820 and provides improved specifications. It is packaged in 20-pin Small Outline, and CERDIP packages.

Applications

- Digital Signal Processing
- High Speed Data Acquisition
- Telecommunications
- High Speed Servo Loops
- Audio Systems

Functional Block Diagram



Features

- ◆ Fast Conversion Time: 1.4 μ s Max.
- ◆ Built-In Track-and-Hold Function
- ◆ No Missing Codes
- ◆ No User Adjustments Required
- ◆ Single +5V Supply
- ◆ No External Clock
- ◆ Easy Interface To Microprocessors


Ordering Information

| PART | TEMP. RANGE | PIN-PACKAGE | INL (LSB) |
|-------------|-------------------|----------------|-----------|
| ADC0820BCN | 0° C to +70° C | 20 Plastic DIP | $\pm 1/2$ |
| ADC0820CCN | 0° C to +70° C | 20 Plastic DIP | ± 1 |
| ADC0820CC/D | 0° C to +70° C | Dice* | ± 1 |
| ADC0820BCM | 0° C to +70° C | 20 SO | $\pm 1/2$ |
| ADC0820CCM | 0° C to +70° C | 20 SO | $\pm 1/2$ |
| ADC0820BCJ | -40° C to +85° C | 20 CERDIP | $\pm 1/2$ |
| ADC0820CCJ | -40° C to +85° C | 20 CERDIP | ± 1 |
| ADC0820BJ | -55° C to +125° C | 20 CERDIP** | $\pm 1/2$ |
| ADC0820CJ | -55° C to +125° C | 20 CERDIP** | ± 1 |

*Dice are specified at $T_A = +25^\circ\text{C}$.

**Contact factory

Pin Configuration

**MAXIM**

Maxim Integrated Products 1

For pricing, delivery, and ordering information, please contact Maxim/Dallas Direct! at 1-800-629-4642, or visit Maxim's website at www.maxim-ic.com.

ADC0820

MOS High Speed 8-Bit A/D Converter With Track/Hold Function

Absolute Maximum Ratings

| | | |
|--|----------------------------|--|
| Supply Voltage, V_{DD} to GND | 0V, +10V | Operating Temperature Ranges |
| Voltage at any other pins (Pins 1-9, 11-19) | GND - 0.3V, V_{DD} +0.3V | ADC0820BC/CC 0°C to +70°C |
| Output Current (Pin 19) | 30mA | ADC0820BCJ/CCJ -40°C to +85°C |
| Total Dissipation (Any Package) to +75°C | 450mW | ADC0820BJ/CJ -55°C to +125°C |
| Temperature Above +25°C by | 6mW/°C | Storage Temperature Range -65°C to +160°C |
| | | Lead Temperature (soldering, 10sec) +300°C |

Values above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions above those indicated in the operational sections of the specification is not implied. Exposure to absolute maximum ratings conditions for extended periods may affect the device reliability.

Electrical Characteristics

($V_{DD} = +5V$, $V_{REF}^+ = +5V$, $V_{REF}^- = GND$, RD-MODE, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted)

| PARAMETER | SYMBOL | CONDITIONS | MIN. | TYP. | MAX. | UNITS |
|---------------------------------|------------|---|---|----------------------|----------------------|-----------|
| ACCURACY | | | | | | |
| Resolution | | | 8 | | | bits |
| Total Unadjusted Error (Note 1) | | ADC0820B ADC0820C | | $\pm 1/2$ ± 1 | | LSB |
| No Missing Codes Resolution | | | 8 | | | bits |
| REFERENCE INPUT | | | | | | |
| Reference Resistance | | $T_A = +25^\circ C$ $T_A = T_{MIN}$ to T_{MAX} | 1.4 1.25 | 2.2 | 4.0 4.0 | $k\Omega$ |
| V_{REF}^+ Input Voltage Range | | | V_{REF}^- | $V_{DD} + 0.1$ | | V |
| V_{REF}^- Input Voltage Range | | | GND - 0.1 | V_{REF}^+ | | V |
| ANALOG INPUT | | | | | | |
| Analog Input Voltage Range | V_{INR} | | GND - 0.1 | $V_{DD} + 0.1$ | | V |
| Analog Input Capacitance | C_{VIN} | | 45 | | | pF |
| Analog Input Current | I_{VIN} | $V_{IN} = 0V$ to $+5V$ | $T_A = +25^\circ C$, T_{MIN} to T_{MAX} | | ± 0.3 ± 3 | μA |
| Blow Rate, Tracking (Note 2) | SR | | | 0.2 | 0.1 | $V/\mu s$ |
| LOGIC INPUTS | | | | | | |
| Input HIGH Voltage | V_{INH} | CS, WR, RD MODE | 2.0 3.5 | | | V |
| Input LOW Voltage | V_{INL} | CS, WR, RD MODE | | 0.8 1.5 | | V |
| Input High Current | I_{INH} | CS, RD; $T_A = +25^\circ C$ T_{MIN} to T_{MAX} | | 0.1 1 | | μA |
| | | WR; $T_A = +25^\circ C$ T_{MIN} to T_{MAX} | | 0.3 3 | | |
| | | MODE; $T_A = +25^\circ C$ T_{MIN} to T_{MAX} | | 50 150 200 | | |
| Input Low Current | I_{INL} | CS, RD, WR, MODE | $T_A = 25^\circ C$ T_{MIN} to T_{MAX} | -0.3 -1 | | μA |
| Input Capacitance (Note 3) | C_{IN} | CS, RD, WR, MODE | | 5 | 8 | pF |
| LOGIC OUTPUTS | | | | | | |
| Output HIGH Voltage | V_{OH} | DB0-DB7, OFL, INT $V_{DD} = +4.75V$ $V_{DD} = +4.75V$ | $I_{OUT} = -360\mu A$ $I_{OUT} = -10\mu A$ | 4.0 4.5 | | V |
| Output LOW Voltage | V_{OL} | DB0-DB7, OFL, INT, RDY $V_{DD} = +4.75V$ | $I_{OUT} = 1.6mA$ | | 0.4 | V |
| Three-state Output Current | | DB0-DB7, RDY | $T_A = +25^\circ C$ T_{MIN} to T_{MAX} | -0.3 -3 | $+0.3$ $+3$ | μA |
| Output Capacitance (Note 3) | C_{OUT} | DB0-DB7, OFL, INT, RDY | | 5 | 8 | pF |
| Output Source Current | I_{SRC} | DB0-DB7, OFL, INT; $V_{OUT} = 0$ | | -25 | -10 | mA |
| Output Sink Current | I_{SINK} | DB0-DB7, OFL, INT, RDY; $V_{OUT} = V_{DD}$ | | 40 | 15 | mA |

CMOS High Speed A/D Converter with Track/Hold Function

ELECTRICAL CHARACTERISTICS (continued)

($V_{REF}^+ = +5V$, $V_{REF}^- = GND$, RD-MODE, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted)

| PARAMETER | SYMBOL | CONDITIONS | MIN. | TYP. | MAX. | UNITS |
|--------------------|----------|---|------|------------|-----------|-------|
| SUPPLY | | | | | | |
| Voltage | V_{DD} | $\pm 5\%$ for Specified Performance | | 5 | | V |
| Current | I_{DD} | $CS = WR = RD = 0$ $T_A = +25^\circ C$ T_{MIN} to T_{MAX} | | 5 | 10 15 | mA |
| Power Consumption | | $CS = WR = RD = 0$ | | 25 | | mW |
| Supply Sensitivity | PSS | $V_{DD} = \pm 5\%$ | | $\pm 1/16$ | $\pm 1/4$ | LSB |

CHARACTERISTICS

($V_{REF}^+ = +5V$, $V_{REF}^- = GND$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise specified. See Note 2, 4.)

| PARAMETER | SYMBOL | CONDITIONS | $T_A = +25^\circ C$ | | | ADC0820BCX | ADC0820BJ | UNITS |
|-----------------------|--------------|--------------------------------------|---------------------|----------------|----------------|------------|----------------|---------|
| | | | MIN. | TYP. | MAX. | ADC0820CCX | ADC0820CJ | |
| WR Setup Time | t_{CSS} | | 0 | | 0 | | 0 | ns |
| WR Hold Time | t_{CSH} | | 0 | | 0 | | 0 | ns |
| Delay | t_{RDY} | $C_L = 50\text{pF}$, $R = 3k\Omega$ | 35 | 70 | 90 | | 100 | ns |
| Time (RD Mode) (1) | t_{CRD} | (Note 7) | 1.2 | 1.6 | 2.0 | | 2.5 | μs |
| Time (RD Mode) (1) | t_{ACC0} | (Note 5) | $t_{CRD} + 10$ | $t_{CRD} + 35$ | $t_{CRD} + 50$ | | $t_{CRD} + 70$ | ns |
| Delay (RD Mode) | t_{INTH} | $C_L = 50\text{pF}$ | 60 | 125 | 175 | | 225 | ns |
| Time | t_{DH} | (Note 6) | 40 | 90 | 120 | | 150 | ns |
| Conversions | t_p | | 500 | | 600 | | 600 | ns |
| Width | t_{WR} | | 600 | 50,000 | 600 | 50,000 | 600 | ns |
| Time (2) | t_{CWR-RD} | | 1.4 | | 1.56 | | 1.62 | μs |
| Open Pulses | t_{RD} | | 600 | | 700 | | 700 | ns |
| Time (3) | t_{ACC1} | $t_{RD} < t_{INTL}$ | 110 | 220 | 280 | | 350 | ns |
| Delay | t_{RI} | | 100 | 200 | 260 | | 320 | ns |
| Delay | t_{INTL} | | 600 | 1000 | 1400 | | 1700 | ns |
| Time (2) | t_{ACC2} | $t_{RD} > t_{INTL}$ (Note 6) | 60 | 100 | 130 | | 160 | ns |
| Delay (2) | t_{IHWL} | $C_L = 50\text{pF}$ | 70 | 100 | 130 | | 150 | ns |
| Time After INT | t_D | | 10 | 50 | 65 | | 75 | ns |

Unadjusted error includes offset, full-scale and linearity errors.

Tested at $+25^\circ C$ by Quality Assurance to ensure compliance.

Intended by design.

Control signals are specified with $t_R = t_F = 20\text{ns}$ (10% to 90% of $+5V$) and timed from a voltage level of $1.6V$.

Defined as the time required for an output to cross $0.8V$ or $2.4V$.

Defined as the time required for the data lines to change $0.5V$.

After conversions use WR-RD Mode.

CMOS High Speed A/D Converter with Track/Hold Function

Pin Description

| PIN | NAME | FUNCTION |
|-----|-----------------|--|
| 1 | V _{IN} | Analog input; range = GND < V _{IN} < V _{DD} . |
| 2 | DB0 | Three-state data output, bit 0 (LSB). |
| 3 | DB1 | Three-state data output, bit 1. |
| 4 | DB2 | Three-state data output, bit 2. |
| 5 | DB3 | Three-state data output, bit 3. |
| 6 | WR/RDY | WRITE control input/READY status output. See Digital Interface section. |
| 7 | MODE | Mode selection input. This input is internally pulled low with a 50 μ A current source. RD Mode: MODE low/open. WR-RD Mode: MODE high. |
| 8 | RD | READ input. RD must be low to access data. See Digital Interface section. |
| 9 | INT | INTERRUPT output. INT going low indicates the completion of a conversion. See Digital Interface section. |
| 10 | GND | Ground. |

Digital Interface

RD Mode (Pin 7 Low)

A conversion is started by taking RD low and keeping it low until output data appears (Figure 1). Pin 6 (WR/RDY) is configured as a status output (RDY) in this mode, and is used with microprocessors which can be forced into a WAIT state. The processor starts a conversion, waits, and then reads data with a single READ instruction. RDY, an open collector output, goes low after the falling edge of CS and goes high impedance at the end of the conversion. INT goes low at the end of the conversion and returns high on the rising edge of CS or RD.

WR-RD Mode (Pin 7 High)

In the WR-RD mode, pin 6 (WR/RDY) is the WRITE input for the converter. With CS low, a conversion starts on the falling edge of WR. There are several options for reading data:

Using the Internal Delay

The processor waits for INT to go low before reading data (Figure 2). INT typically goes low 600ns after the rising edge of WR, indicating that the conversion is complete. With CS low, DB0-DB7 are read by pulling RD low. INT is then reset on the rising edge of CS or RD.

Reading Before Delay

The conversion time is externally controlled with RD (Figure 3). The status of INT is ignored and RD is taken low as soon as 600ns after the rising edge of

| PIN | NAME | FUNCTION |
|-----|-------------------------------|---|
| 11 | V _{REF} ⁻ | Lower limit of reference span. Sets the zero code voltage. Range: GND to V _{REF} ⁺ . |
| 12 | V _{REF} ⁺ | Upper limit of reference span. Sets the Full Scale input voltage. Range: V _{REF} ⁻ to V _{DD} . |
| 13 | CS | CHIP-SELECT input. CS must be low for the device to recognize WR or RD inputs. |
| 14 | DB4 | Three-state data output, bit 4. |
| 15 | DB5 | Three-state data output, bit 5. |
| 16 | DB6 | Three-state data output, bit 6. |
| 17 | DB7 | Three-state data output, bit 7 (MSB). |
| 18 | OFL | Overflow Output. If the analog input is greater than V _{REF} ⁺ , OFL will be high at the end of the conversion. It can be used to cascade two or more devices to increase resolution. |
| 19 | N.C. | Test Pin. Do not connect. |
| 20 | V _{DD} | Power supply voltage, +5V. |

WR. This completes the conversion and enables DB0-DB7. INT goes low after the falling edge of RD and is reset on the rising edge of RD or CS.

Pipelined Operation

"Pipelined" operation is achieved by tying WR and RD together (Figure 4). With CS low, taking WR and RD low starts a new conversion and, at the same time, reads the result of the previous conversion.

Stand-Alone Operation

In stand-alone operation, CS and RD are tied low and a conversion is initiated by pulling WR low (Figure 5). Output data is valid approximately 600ns after the rising edge of WR.

Analog Considerations


Reference Input

The V_{REF}(+) and V_{REF}(-) inputs of the converter set the full-scale and zero input voltages. The voltage at V_{REF}(-) defines the input level which produces an output code of all zeroes, and the voltage at V_{REF}(+) defines the input which produces an output code of all ones (see Figure 6). Figure 7 shows some reference configurations.

Bypassing

A 47 μ F electrolytic and 0.1 μ F ceramic capacitor should be used to bypass the V_{DD} pin to GND. The lead length of these capacitors should be as short as possible. If the reference inputs (pins 11, 12) are driven by long lines, they also should be bypassed to GND with 0.1 μ F capacitors at the reference input pins.

CMOS High Speed A/D Converter with Track/Hold Function



Mode Timing






Figure 4. WR-RD Mode Pipe-Lined Timing, $\overline{WR} = \overline{RD}$ Figure 5. WR-RD Mode Stand-Alone Timing, $\overline{CS} = \overline{RD} = 0$ WR-RD Mode Timing ($t_{RD} > t_{INTL}$)

Figure 6. Transfer Function

CMOS High Speed A/D Converter with Track/Hold Function




Figure 7a. Power Supply as Reference




Figure 7b. External Reference 2.5V Full Scale

Input Current

The ADC0820 analog input behaves somewhat differently from conventional A/D converters. The ADC0820 takes varying amounts of current from the input depending on the operating cycle of the A/D.

During the input sampling phase (WR = LOW in the WR-RD Mode) input capacitors must be charged to the input voltage through the resistance of internal analog switches (about $2\text{k}\Omega$ to $5\text{k}\Omega$). In addition, about 12pF of stray capacitance (C_S) must be charged. An equivalent RC model of the input is shown in Figure 8. The 45pF input capacitance allows source resistances (R_S) of up to $1\text{k}\Omega$ to be used without increased settling time. For larger resistances, the width of the WR pulse must be increased from 600ns. In the RD mode, where the sample time is fixed, R_S greater than $1\text{k}\Omega$ may cause settling errors. In this case, use the WR-RD mode and greater than 600ns RD time, or use a buffer to drive the analog input.

Input Filtering

The ADC0820's sampled data comparators generate output transients at V_{IN} . This does not degrade performance since the A/D only "looks" at the input after these transients occur. It is not necessary to filter these transients with an external capacitor at the V_{IN} terminal.

Inherent Track-and-Hold

The ADC0820 can measure a variety of high speed input signals without the help of an external sample-and-hold. The input is tracked from the time WR goes low (in the WR-RD mode) to approximately 100ns after it returns high. Input signals with slew rates typically up to $200\text{mV}/\mu\text{s}$ can be converted without error.





Figure 8. Equivalent Input Model

Chip Topography



Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600

DATASHEET

DAC0800LCN



AC0800/DAC0802 8-Bit Digital-to-Analog Converters

General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring fast settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 V_{p-p} with simple resistor loads as shown in *Figure 1*. The reference-to-full-scale current matching of better than ± 1 LSB eliminates the need for scale trims in most applications while the nonlinearities better than $\pm 0.1\%$ over temperature minimizes system error accumulations.


The noise immune inputs of the DAC0800 series will accept logic levels with the logic threshold pin, V_{LC} , grounded. Grounding the V_{LC} potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full $\pm 4.5\text{V}$ to $\pm 18\text{V}$ power supply range; power dissipation is only 33 mW at $\pm 5\text{V}$ supplies and is independent of the logic input levels.

The DAC0800, DAC0802, DAC0800C and DAC0802C are a direct replacement for the DAC-08, DAC-08A, DAC-08C, and DAC-08H, respectively.

Features

- Fast settling output current: 100 ns
- Full scale error: ± 1 LSB
- Nonlinearity over temperature: $\pm 0.1\%$
- Full scale current drift: $\pm 10 \text{ ppm}^{\circ}\text{C}$
- High output compliance: -10V to $+18\text{V}$
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range: $\pm 4.5\text{V}$ to $\pm 18\text{V}$
- Low power consumption: 33 mW at $\pm 5\text{V}$
- Low cost

Typical Applications



DS005688-1

FIGURE 1. ± 20 V_{p-p} Output Digital-to-Analog Converter (Note 5)

Ordering Information

| Non-Linearity | Temperature Range | Order Numbers | | | | |
|---------------|--|---------------------------|---------------------------|-------------------|----------|------------|
| | | J Package (J16A) (Note 1) | N Package (N16E) (Note 1) | SO Package (M16A) | | |
| ±0.1% FS | 0°C $\leq T_A \leq +70^\circ\text{C}$ | DAC0802LCJ | DAC-08HQ | DAC0802LCN | DAC-08HP | DAC0802LCM |
| ±0.19% FS | -55°C $\leq T_A \leq +125^\circ\text{C}$ | DAC0800LJ | DAC-08Q | | | |
| ±0.19% FS | 0°C $\leq T_A \leq +70^\circ\text{C}$ | DAC0800LCJ | DAC-08EQ | DAC0800LCN | DAC-08EP | DAC0800LCM |

¹ Devices may be ordered by using either order number.

Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

| | | |
|--|---------------------------|--|
| Supply Voltage ($V^+ - V^-$) | $\pm 18V$ or $36V$ | |
| Power Dissipation (Note 3) | 500 mW | |
| Reference Input Differential Voltage (V_{14} to V_{15}) | V^- to V^+ | |
| Reference Input Common-Mode Range (V_{14}, V_{15}) | V^- to V^+ | |
| Reference Input Current | 5 mA | |
| Logic Inputs | V^- to V^- plus $36V$ | |
| Analog Current Outputs ($V_{S^-} = -15V$) | 4.25 mA | |
| ESD Susceptibility (Note 4) | TBD V | |

| | |
|------------------------------------|-----------------|
| Storage Temperature | -65°C to +150°C |
| Lead Temp. (Soldering, 10 seconds) | |
| Dual-In-Line Package (plastic) | 260°C |
| Dual-In-Line Package (ceramic) | 300°C |
| Surface Mount Package | |
| Vapor Phase (60 seconds) | 215°C |
| Infrared (15 seconds) | 220°C |

Operating Conditions (Note 2)

| | | Min | Max | Units |
|-----------------------|-----|------|-----|-------|
| Temperature (T_A) | | | | |
| DAC0800L | -55 | +125 | °C | |
| DAC0800LC | 0 | +70 | °C | |
| DAC0802LC | 0 | +70 | °C | |

Electrical Characteristics

The following specifications apply for $V_S = \pm 15V$, $I_{REF} = 2$ mA and $T_{MIN} \leq T_A \leq T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT^-} .

| Symbol | Parameter | Conditions | DAC0802LC | | | DAC0800L/ DAC0800LC | | | Units |
|--------------------------|--|---|-----------|---------------|-----------|------------------------|---------------|-----------|--------|
| | | | Min | Typ | Max | Min | Typ | Max | |
| | Resolution | | 8 | 8 | 8 | 8 | 8 | 8 | Bits |
| | Monotonicity | | 8 | 8 | 8 | 8 | 8 | 8 | Bits |
| | Nonlinearity | | | | ±0.1 | | | | %FS |
| t_s | Settling Time | To $\pm 1/2$ LSB, All Bits Switched "ON" or "OFF", $T_A=25^\circ C$ DAC0800L DAC0800LC | | 100 | 135 | | 100 | 135 | ns |
| | | | | | | | 100 | 150 | ns |
| t_{PHL} , t_{PHL} | Propagation Delay Each Bit All Bits Switched | $T_A=25^\circ C$ | | 35 | 60 | | 35 | 60 | ns |
| | | | | 35 | 60 | | 35 | 60 | ns |
| T_{CFS} | Full Scale Tempco | | | ±10 | ±50 | | ±10 | ±50 | ppm/°C |
| V_{OC} | Output Voltage Compliance | Full Scale Current Change $< 1/2$ LSB, $R_{OUT} > 20 M\Omega$ Typ | -10 | | 18 | -10 | | 18 | V |
| I_{FS4} | Full Scale Current | $V_{REF}=10.000V$, $R_{14}=5.000 k\Omega$ $R_{15}=5.000 k\Omega$, $T_A=25^\circ C$ | 1.984 | 1.992 | 2.000 | 1.94 | 1.99 | 2.04 | mA |
| I_{FS8} | Full Scale Symmetry | $I_{FS4}-I_{FS2}$ | | ±0.5 | ±4.0 | | ±1 | ±8.0 | μA |
| I_{ZS} | Zero Scale Current | | | 0.1 | 1.0 | | 0.2 | 2.0 | μA |
| I_{PSR} | Output Current Range | $V^-=-5V$ $V^-=-8V$ to $-18V$ | 0 | 2.0 | 2.1 | 0 | 2.0 | 2.1 | mA |
| | | | 0 | 2.0 | 4.2 | 0 | 2.0 | 4.2 | mA |
| V_{IL} , V_{IH} | Logic Input Levels Logic "0" Logic "1" | $V_{LC}=0V$ | | | 0.8 | | | 0.8 | V |
| | | | 2.0 | | | 2.0 | | | V |
| I_{IL} , I_{IH} | Logic Input Current Logic "0" Logic "1" | $V_{LC}=0V$ $-10V \leq V_{IN} \leq +0.8V$ $2V \leq V_{IN} \leq +18V$ | | -2.0 0.002 | -10 10 | | -2.0 0.002 | -10 10 | μA |
| V_{IS} | Logic Input Swing | $V^-=-15V$ | -10 | | 18 | -10 | | 18 | V |
| V_{THR} | Logic Threshold Range | $V_S=\pm 15V$ | -10 | | 13.5 | -10 | | 13.5 | V |
| I_{IB} | Reference Bias Current | | | | -1.0 | -3.0 | | -1.0 | μA |
| dV/dt | Reference Input Slew Rate | (Figure 11) | 4.0 | 8.0 | | 4.0 | 8.0 | | mA/μs |
| $PSS_{I_{FS+}}$ | Power Supply Sensitivity | $4.5V \leq V^- \leq 18V$ | | 0.0001 | 0.01 | | 0.0001 | 0.01 | %/% |
| $PSS_{I_{FS-}}$ | | $-4.5V \leq V^- \leq 18V$ $I_{REF}=1mA$ | | 0.0001 | 0.01 | | 0.0001 | 0.01 | %/% |

Electrical Characteristics (Continued)

Following specifications apply for $V_S = \pm 15V$, $I_{REF} = 2\text{ mA}$ and $T_{MIN} \leq T_A \leq T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT} .

| Parameter | Conditions | DAC0802LC | | | DAC0800L/ DAC0800LC | | | Units |
|----------------------|---|-----------|-------------|-------------|------------------------|-----|-------------|-------------|
| | | Min | Typ | Max | Min | Typ | Max | |
| Power Supply Current | $V_S = \pm 5V$, $I_{REF} = 1\text{ mA}$ | | | | | | | |
| | | | 2.3 -4.3 | 3.8 -5.8 | | | 2.3 -4.3 | 3.8 -5.8 |
| | | | | | | | | mA mA |
| Power Dissipation | $V_S = 5V$, $-15V$, $I_{REF} = 2\text{ mA}$ | | | | | | | |
| | | | 2.4 -6.4 | 3.8 -7.8 | | | 2.4 -6.4 | 3.8 -7.8 |
| | | | | | | | | mA mA |
| Power Dissipation | $\pm 15V$, $I_{REF} = 2\text{ mA}$ | | | | | | | |
| | | | 2.5 -6.5 | 3.8 -7.8 | | | 2.5 -6.5 | 3.8 -7.8 |
| | | | | | | | | mA mA |
| Power Dissipation | $\pm 5V$, $I_{REF} = 1\text{ mA}$ | | 33 | 48 | | 33 | 48 | mW |
| | $5V$, $-15V$, $I_{REF} = 2\text{ mA}$ | | 108 | 136 | | 108 | 136 | mW |
| | $\pm 15V$, $I_{REF} = 2\text{ mA}$ | | 135 | 174 | | 135 | 174 | mW |

Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating beyond its specified operating conditions.


The maximum junction temperature of the DAC0800 and DAC0802 is 125°C. For operating at elevated temperatures, devices in the Dual-In-Line J package are rated based on a thermal resistance of 100°C/W, junction-to-ambient, 175°C/W for the molded Dual-In-Line N package and 100°C/W for the Small Outline package.

Human body model, 100 pF discharged through a 1.5 kΩ resistor.

Pin numbers for the DAC080X represent the Dual-In-Line package. The Small Outline package pin-out differs from the Dual-In-Line package.


Connection Diagrams

Dual-In-Line Package



Top View


Small Outline Package



Top View

See Ordering Information


Block Diagram (Note 5)




DS005686-2

Typical Performance Characteristics


Full Scale Current vs Reference Current



LSB Propagation Delay vs I_{FS}



Reference Input Frequency Response




Curve 1: $C_C = 15 \text{ pF}$, $V_{IN} = 2 \text{ Vp-p}$ centered at 1V.


Curve 2: $C_C = 15 \text{ pF}$, $V_{IN} = 50 \text{ mVp-p}$ centered at 200 mV.

Curve 3: $C_C = 0 \text{ pF}$, $V_{IN} = 100 \text{ mVp-p}$ centered at 0V and applied through 50Ω connected to pin 14.2V applied to R14.


Reference Amp Common-Mode Range



Logic Input Current vs Input Voltage




$V_{TH} - VLC$ vs Temperature



Note: Positive common-mode range is always $(V+) - 1.5V$.


All Performance Characteristics (Continued)

Current vs Output (Output Voltage vs V_O)




DS005688-25

Output Voltage Compliance vs Temperature



DS005688-29


Bit Transfer Characteristics



DS005688-30


Note. B1-B6 have identical transfer characteristics. Bits are fully switched with less than $\frac{1}{2}$ LSB error, at less than $\pm 100\text{ mV}$ from actual threshold. These switching points are guaranteed to lie between 0.8 and 2V over the operating temperature range ($V_{LC} = 0\text{ V}$).

Supply Current




DS005688-31

Power Supply Current vs $-V$




DS005688-32

Power Supply Current vs Temperature



DS005688-33


Valent Circuit



DS005688-15

FIGURE 2.

Typical Applications



$$I_{FS} \approx \frac{+V_{REF}}{R_{REF}} \times \frac{255}{256}$$

$I_0 + \bar{I}_0 = I_{FS}$ for all logic states

For fixed reference, TTL operation, typical values are:

$$V_{REF} = 10.000V$$

$$R_{REF} = 5.000k\Omega$$

$$R15 \approx R_{REF}$$

$$C_C = 0.01 \mu F$$

$$V_{LC} = 0V \text{ (Ground)}$$

FIGURE 3. Basic Positive Reference Operation (Note 5)






FIGURE 4. Recommended Full Scale Adjustment Circuit (Note 5)



Note. R_{REF} sets I_{FS} ; $R15$ is for bias current cancellation


FIGURE 5. Basic Negative Reference Operation (Note 5)



| | B1 | B2 | B3 | B4 | B5 | B6 | B7 | B8 | I_0 mA | \bar{I}_0 mA | E_o | \bar{E}_o |
|----------------|----|----|----|----|----|----|----|----|----------|----------------|--------|-------------|
| Full Scale | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1.992 | 0.000 | -9.960 | 0.000 |
| Full Scale-LSB | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1.984 | 0.008 | -9.920 | -0.040 |
| Half Scale+LSB | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1.008 | 0.984 | -5.040 | -4.920 |
| Half Scale | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1.000 | 0.992 | -5.000 | -4.960 |
| Half Scale-LSB | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0.992 | 1.000 | -4.960 | -5.000 |
| Zero Scale+LSB | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0.008 | 1.984 | -0.040 | -9.920 |
| Zero Scale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0.000 | 1.992 | 0.000 | -9.960 |

FIGURE 6. Basic Unipolar Negative Operation (Note 5)


Applications (Continued)



DS005686-6

| | B1 | B2 | B3 | B4 | B5 | B6 | B7 | B8 | E_o | \bar{E}_o |
|---------------------|----|----|----|----|----|----|----|----|---------|-------------|
| Pos. Full Scale | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | -9.920 | +10.000 |
| Pos. Full Scale-LSB | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | -9.840 | +9.920 |
| Zero Scale+LSB | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | -0.080 | +0.160 |
| Zero Scale | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0.000 | +0.080 |
| Zero Scale-LSB | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | +0.080 | 0.000 |
| Neg. Full Scale+LSB | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | +9.920 | -9.840 |
| Neg. Full Scale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | +10.000 | -9.920 |

FIGURE 7. Basic Bipolar Output Operation (Note 5)




DS005686-18

within $\pm 0.05\%$, output is symmetrical about ground

| | B1 | B2 | B3 | B4 | B5 | B6 | B7 | B8 | E_o |
|---------------------|----|----|----|----|----|----|----|----|--------|
| Pos. Full Scale | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | +9.960 |
| Pos. Full Scale-LSB | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | +9.880 |
| (+)Zero Scale | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | +0.040 |
| (-)Zero Scale | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | -0.040 |
| Neg. Full Scale+LSB | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | -9.880 |
| Neg. Full Scale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | -9.960 |

FIGURE 8. Symmetrical Offset Binary Operation (Note 5)




DS005686-19

For complementary output (operation as negative logic DAC), connect inverting input of op amp to \bar{I}_O (pin 2), connect I_O (pin 4) to ground.


FIGURE 9. Positive Low Impedance Output Operation (Note 5)

Typical Applications (Continued)




For complementary output (operation as a negative logic DAC) connect non-inverting input of op amp to \bar{I}_O (pin 2); connect I_O (pin 4) to ground.

FIGURE 10. Negative Low Impedance Output Operation (Note 5)



Typical values: $R_{IN} = 5k$, $+V_{IN} = 10V$

FIGURE 11. Pulsed Reference Operation (Note 5)




$$V_{TH} = V_{LC} + 1.4V$$

15V CMOS, HTL, HNIL


$$V_{TH} = 7.6V$$

Note. Do not exceed negative logic input range of DAC.

FIGURE 12. Interfacing with Various Logic Families




(a) $I_{REF} \geq$ peak negative swing of I_{IN}



(b) $+V_{REF}$ must be above peak positive swing of V_{IN}


FIGURE 13. Accommodating Bipolar References (Note 5)

Digital Applications (Continued)



DS005688-7

FIGURE 14. Settling Time Measurement (Note 5)




DS005688-8

For 1 μs conversion time with 8-bit resolution and 7-bit accuracy, an LM361 comparator replaces the LM319 and the reference current is doubled by R1, R2 and R3 to 2.5 kΩ and R4 to 2 MΩ.

FIGURE 15. A Complete 2 μs Conversion, 8-Bit A/D Converter (Note 5)

Physical Dimensions inches (millimeters) unless otherwise noted





Molded Small Outline Package (SO)

Order Numbers DAC0800LCM,

or DAC0802LCM

NS Package Number M16A



Molded Small Outline Package (SO)


Order Numbers DAC0800LCM,

Number D8000
or DAC0802LCM

NS Package Number M16A

DAC0800/DAC0802 8-Bit Digital-to-Analog Converters

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



Molded Dual-In-Line Package
Order Numbers DAC0800, DAC0802
NS Package Number N16E

SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.

2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

National Semiconductor
 Corporation
 Europe
 Tel: support@nsc.com
 www.nsc.com

National Semiconductor
 Europe
 Fax: +49 (0) 180-530 85 86
 Email: europe.support@nsc.com
 Deutsch Tel: +49 (0) 69 9508 6208
 English Tel: +44 (0) 870 24 0 2171
 Français Tel: +33 (0) 1 41 91 8790

National Semiconductor
 Asia Pacific Customer
 Response Group
 Tel: 65-2644466
 Fax: 65-2504466
 Email: ap.support@nsc.com

National Semiconductor
 Japan Ltd.
 Tel: 81-3-5639-7560
 Fax: 81-3-5639-7507

DATASHEET

ICL7660S

Super Voltage Converter

The ICL7660S Super Voltage Converter is a monolithic integrated circuit designed for voltage conversion. It offers significant performance advantages over other similar devices. It is a direct replacement for the industry standard ICL7660 offering an extended operating supply voltage range up to 12V, with reduced supply current. No external diode is needed for the boost function. In addition, a Frequency Boost pin has been added to enable the user to achieve lower output voltage despite using smaller capacitors. All key parameters are highlighted in the "Electrical Specifications" section on page 3. Critical parameters are guaranteed over the commercial, industrial and military temperature ranges.


The ICL7660S performs supply voltage conversion from positive to negative for an input range of 1.5V to 12V, resulting in complementary output voltages of -1.5V to -12V. No non-critical external capacitors are needed for the pump and charge reservoir functions. The ICL7660S can be connected to function as a voltage doubler and will produce up to 22.8V with a 12V input. It can also be used as a voltage multiplier or voltage divider.

The chip contains a series DC power supply regulator, RC oscillator, voltage level translator, and four output power switches. The oscillator, when unloaded, oscillates at a nominal frequency of 10kHz for an input supply voltage of 3.5V. This frequency can be lowered by the addition of an external capacitor to the "OSC" terminal, or the oscillator can be over-driven by an external clock.

The LV terminal may be tied to GND to bypass the internal regulator and improve low voltage (LV) operation. At high input voltages (3.5V to 12V), the LV pin is left open to prevent device latchup.

out

**ICL7660S
(8 LD PDIP, SOIC)
TOP VIEW**



Features

- Guaranteed Lower Max Supply Current for All Temperature Ranges
- Wide Operating Voltage Range 1.5V to 12V
- 100% Tested at 3V
- No External Diode Over Full Temperature and Voltage Range
- Boost Pin (Pin 1) for Higher Switching Frequency
- Guaranteed Minimum Power Efficiency of 96%
- Improved Minimum Open Circuit Voltage Conversion Efficiency of 99%
- Improved SCR Latchup Protection
- Simple Conversion of +5V Logic Supply to $\pm 5V$ Supplies
- Simple Voltage Multiplication $V_{OUT} = (-)nV_{IN}$
- Easy to Use - Requires Only 2 External Non-Critical Passive Components
- Improved Direct Replacement for Industry Standard ICL7660 and Other Second Source Devices
- Pb-Free Available (RoHS Compliant)

Applications

- Simple Conversion of +5V to $\pm 5V$ Supplies
- Voltage Multiplication $V_{OUT} = \pm nV_{IN}$
- Negative Supplies for Data Acquisition Systems and Instrumentation
- RS232 Power Supplies
- Supply Splitter, $V_{OUT} = \pm V_S/2$

ICL7660S

Ordering Information

| PART NUMBER | PART MARKING | TEMP. RANGE (°C) | PACKAGE | PKG. DWG. # |
|-----------------------|--------------|---------------------|--------------------------------------|-------------|
| 7660SCBA | 7660 SCBA | 0 to +70 | 8 Ld SOIC | M8.15 |
| 7660SCBA-T (1) | 7660 SCBA | 0 to +70 | 8 Ld SOIC Tape and Reel | M8.15 |
| 7660SCBAZ (1) | 7660 SCBAZ | 0 to +70 | 8 Ld SOIC (Pb-free) | M8.15 |
| 7660SCBAZ-T (1, 3) | 7660 SCBAZ | 0 to +70 | 8 Ld SOIC Tape and Reel (Pb-free) | M8.15 |
| 7660SCPA | 7660S CPA | 0 to +70 | 8 Ld PDIP | E8.3 |
| 7660SCPAZ (1) | 7660S CPAZ | 0 to +70 | 8 Ld PDIP* (Pb-free) | E8.3 |
| 7660SIBA | 7660 SIBA | -40 to +85 | 8 Ld SOIC | M8.15 |
| 7660SIBAT (1) | 7660 SIBA | -40 to +85 | 8 Ld SOIC Tape and Reel | M8.15 |
| 7660SIBAZ (1) | 7660 SIBAZ | -40 to +85 | 8 Ld SOIC (Pb-free) | M8.15 |
| 7660SIBAZT (1, 3) | 7660 SIBAZ | -40 to +85 | 8 Ld SOIC Tape and Reel (Pb-free) | M8.15 |
| 7660SIPA | 7660 SIPA | -40 to +85 | 8 Ld PDIP | E8.3 |
| 7660SIPAZ (1) | 7660S IPAZ | -40 to +85 | 8 Ld PDIP* (Pb-free) | E8.3 |

* PDIPs can be used for through hole wave solder processing only. They are not intended for use in Reflow solder processing applications.

Note: Intersil Pb-free plastic packaged products employ special Pb-free material sets; molding compounds/die attach materials and 100% matte tin plate PLUS ANNEAL - e3 termination finish, which is RoHS compliant and compatible with both SnPb and Pb-free soldering operations. Intersil Pb-free products are MSL classified at Pb-free peak reflow temperatures that meet or exceed the Pb-free requirements of CQJEDEC J STD-020.

** Add /863B to part number if 863B processing is required.

** See refer to TB347 for details on reel specifications.

ICL7660S

Absolute Maximum Ratings

| | |
|----------------------------|----------------------|
| Voltage..... | +13.0V |
| OSC Input Voltage (Note 4) | |
| 5V..... | -0.3V to V+ + 0.3V |
| 5V..... | V+ -5.5V to V+ +0.3V |
| into LV (Note 4) | |
| 5V..... | 20µA |
| Short Duration | |
| PLY ≤ 5.5V..... | Continuous |
| Temperature Range..... | -65°C to +150°C |

Thermal Information

| | |
|--------------------------------------|------------------------|
| Thermal Resistance (Typical, Note 5) | θ _{JA} (°C/W) |
| 8 Ld PDIP* | 110 |
| 8 Ld Plastic SOIC..... | 160 |
| Pb-free reflow profile | see link below |

*Pb-free PDIPs can be used for through hole wave solder processing only. They are not intended for use in Reflow solder processing applications.

Operating Conditions

| | |
|-------------------|----------------|
| Temperature Range | |
| 80SI..... | -40°C to +85°C |
| 80SC..... | 0°C to +70°C |

Note: Do not operate at or near the maximum ratings listed for extended periods of time. Exposure to such conditions may adversely impact product reliability and voids not covered by warranty.

Connecting any terminal to voltages greater than V+ or less than GND may cause destructive latchup. It is recommended that no inputs from external supplies be applied prior to "power up" of ICL7660S.

Is measured with the component mounted on an evaluation PC board in free air.

Electrical Specifications V+ = 5V, T_A = +25°C, OSC = Free running, Test Circuit Figure 12, Unless Otherwise Specified.

| PARAMETER | SYMBOL | TEST CONDITIONS | MIN | TYP | MAX | UNITS |
|----------------------------|----------------------|---|-----|------|-----|-------|
| Current (Note 8) | I _H | R _L = ∞, +25°C | - | 80 | 160 | µA |
| | | 0°C < T _A < +70°C | - | - | 180 | µA |
| | | -40°C < T _A < +85°C | - | - | 180 | µA |
| | | -55°C < T _A < +125°C | - | - | 200 | µA |
| Voltage Range - High (I) | V _H | R _L = 10k, LV Open, T _{MIN} < T _A < T _{MAX} | 3.0 | - | 12 | V |
| Voltage Range - Low | V _L | R _L = 10k, LV to GND, T _{MIN} < T _A < T _{MAX} | 1.5 | - | 3.5 | V |
| Source Resistance | R _{OUT} | I _{OUT} = 20mA | - | 60 | 100 | Ω |
| | | I _{OUT} = 20mA, 0°C < T _A < +70°C | - | - | 120 | Ω |
| | | I _{OUT} = 20mA, -25°C < T _A < +85°C | - | - | 120 | Ω |
| | | I _{OUT} = 20mA, -55°C < T _A < +125°C | - | - | 150 | Ω |
| | | I _{OUT} = 3mA, V+ = 2V, LV = GND, 0°C < T _A < +70°C | - | - | 250 | Ω |
| | | I _{OUT} = 3mA, V+ = 2V, LV = GND, -40°C < T _A < +85°C | - | - | 300 | Ω |
| | | I _{OUT} = 3mA, V+ = 2V, LV = GND, -55°C < T _A < +125°C | - | - | 400 | Ω |
| Carrier Frequency (Note 7) | f _{OSC} | C _{OSC} = 0, Pin 1 Open or GND | 5 | 10 | - | kHz |
| | | C _{OSC} = 0, Pin 1 = V+ | - | 35 | - | kHz |
| Efficiency | P _{EFF} | R _L = 5kΩ | 96 | 98 | - | % |
| | | T _{MIN} < T _A < T _{MAX} R _L = 5kΩ | 95 | 97 | - | % |
| Conversion Efficiency | V _{OUT} EFF | R _L = ∞ | 99 | 99.9 | - | % |

ICL7660S

Electrical Specifications $V_+ = 5V$, $T_A = +25^\circ C$, OSC = Free running, Test Circuit Figure 12, Unless Otherwise Specified. (Continued)

| PARAMETER | SYMBOL | TEST CONDITIONS | MIN | TYP | MAX | UNITS |
|------------------|-----------|-----------------|-----|-----|-----|-------|
| Output Impedance | Z_{OSC} | $V_+ = 2V$ | - | 1 | - | MΩ |
| | | $V_+ = 5V$ | - | 100 | - | kΩ |

degrade linearly above $+50^\circ C$ by $5.5\text{mW}/^\circ C$

In the test circuit, there is no external capacitor applied to pin 7. However, when the device is plugged into a test socket, there is usually a very small but finite stray capacitance present, of the order of 5pF .

The Intersil ICL7660S can operate without an external diode over the full temperature and voltage range. This device will function in existing designs which incorporate an external diode with no degradation in overall circuit performance.

Significant improvements over the industry standard ICL7660 are highlighted.

Typical Performance Curves (Test Circuit Figure 12)




FIGURE 1. OPERATING VOLTAGE AS A FUNCTION OF TEMPERATURE




FIGURE 2. OUTPUT SOURCE RESISTANCE AS A FUNCTION OF SUPPLY VOLTAGE




FIGURE 3. OUTPUT SOURCE RESISTANCE AS A FUNCTION OF TEMPERATURE





FIGURE 4. POWER CONVERSION EFFICIENCY AS A FUNCTION OF OSCILLATOR FREQUENCY

ICL7660S

Performance Curves (Test Circuit Figure 12) (Continued)



FREQUENCY OF OSCILLATION AS A FUNCTION
EXTERNAL OSCILLATOR CAPACITANCE





FIGURE 6. UNLOADED OSCILLATOR FREQUENCY AS A
FUNCTION OF TEMPERATURE



OUTPUT VOLTAGE AS A FUNCTION
OF OUTPUT CURRENT





FIGURE 8. SUPPLY CURRENT AND POWER CONVERSION
EFFICIENCY AS A FUNCTION OF LOAD
CURRENT



OUTPUT VOLTAGE AS A FUNCTION OF OUTPUT
CURRENT




FIGURE 10. SUPPLY CURRENT AND POWER CONVERSION
EFFICIENCY AS A FUNCTION OF LOAD CURRENT

ICL7660S

Electrical Performance Curves (Test Circuit Figure 12) (Continued)





FIGURE 11. OUTPUT SOURCE RESISTANCE AS A FUNCTION OF OSCILLATOR FREQUENCY

These curves include in the supply current that current fed directly into the load R_L from the V_+ (See Figure 12). Thus, approximately half the supply current goes directly to the positive side of the load, and the other half, through the ICL7660S, to the negative side of the load. Ideally, $V_{OUT} \approx 2V_{IN}$, $I_S \approx 2I_L$, so $V_{IN} \times I_S \approx V_{OUT} \times I_L$.

Device Description

The ICL7660S contains all the necessary circuitry to provide a negative voltage converter, with the exception of two small capacitors which may be inexpensive $10\mu\text{F}$ ceramic or electrolytic types. The mode of operation of the converter may be best understood by considering Figure 12, which shows an idealized negative voltage converter. During the first half cycle, capacitor C_1 is charged to a voltage, V_+ , for the half cycle. During this time, switches S_1 and S_3 are closed. (Note: Switches S_2 and S_4 are open during this half cycle). During the second half cycle of operation, switches S_2 and S_4 are closed, with S_3 open, thereby shifting capacitor C_1 to C_2 such that the voltage on C_2 is exactly V_+ , assuming ideal switches and no load on C_2 . The ICL7660S approaches this ideal operation more closely than existing non-mechanical circuits.



For large values of C_{OSC} ($>1000\text{pF}$) the values of C_1 and C_2 should be increased to $100\mu\text{F}$.

FIGURE 12. ICL7660S TEST CIRCUIT

The ICL7660S, the 4 switches of Figure 13 are MOS switches; S_1 is a P-Channel device and S_2 , S_3 and S_4 are N-Channel devices. The main difficulty with this

approach is that in integrating the switches, the substrates of S_3 and S_4 must always remain reverse biased with respect to their sources, but not so much as to degrade their "ON" resistances. In addition, at circuit start-up, and under output short circuit conditions ($V_{OUT} = V_+$), the output voltage must be sensed and the substrate bias adjusted accordingly. Failure to accomplish this would result in high power losses and probable device latch-up.

This problem is eliminated in the ICL7660S by a logic network which senses the output voltage (V_{OUT}) together with the level translators, and switches the substrates of S_3 and S_4 to the correct level to maintain necessary reverse bias.

The voltage regulator portion of the ICL7660S is an integral part of the anti-latchup circuitry, however its inherent voltage drop can degrade operation at low voltages. Therefore, to improve low voltage operation "LV" pin should be connected to GND, disabling the regulator. For supply voltages greater than 3.5V the LV terminal must be left open to insure latchup proof operation, and prevent device damage.

Theoretical Power Efficiency Considerations

In theory, a voltage converter can approach 100% efficiency if certain conditions are met:

1. The drive circuitry consumes minimal power.
2. The output switches have extremely low ON resistance and virtually no offset.
3. The impedance of the pump and reservoir capacitors are negligible at the pump frequency.

ICL7660S

ICL7660S approaches these conditions for negative conversion if large values of C_1 and C_2 are used. **ENERGY IS LOST ONLY IN THE TRANSFER OF CHARGE BETWEEN CAPACITORS IF A CHANGE IN VOLTAGE OCCURS.** The energy lost is defined by:

$$C_1(V_1^2 - V_2^2) \quad (\text{EQ. 1})$$

V_1 and V_2 are the voltages on C_1 during the pump transfer cycles. If the impedances of C_1 and C_2 are very high at the pump frequency (refer to Figure 13) and to the value of R_L , there will be substantial change in the voltages V_1 and V_2 . Therefore it is not only able to make C_2 as large as possible to eliminate output ripple, but also to employ a correspondingly large value for C_1 in order to achieve maximum efficiency of operation.




FIGURE 13. IDEALIZED NEGATIVE VOLTAGE CONVERTER

Good and Don'ts


- Do not exceed maximum supply voltages.
- Do not connect LV terminal to GND for supply voltage greater than 3.5V.
- Do not short circuit the output to V^+ supply for supply voltages above 5.5V for extended periods, however, transient conditions including start-up are okay.
- When using polarized capacitors, the + terminal of C_1 must be connected to pin 2 of the ICL7660S and the + terminal of C_2 must be connected to GND.
- If the voltage supply driving the ICL7660S has a large source impedance (25Ω to 30Ω), then a $2.2\mu F$ capacitor from pin 8 to ground may be required to limit rate of rise of input voltage to less than $2V/\mu s$.
- User should insure that the output (pin 5) does not go more positive than GND (pin 3). Device latch up will occur under these conditions. A 1N914 or similar diode placed in parallel with C_2 will prevent the device from latching up under these conditions. (Anode pin 5, Cathode pin 3).

Typical Applications

Simple Negative Voltage Converter

The majority of applications will undoubtedly utilize the ICL7660S for generation of negative supply voltages.

Figure 14 shows typical connections to provide a negative supply where a positive supply of +1.5V to +12V is available. Keep in mind that pin 6 (LV) is tied to the supply negative (GND) for supply voltage below 3.5V.



14A.

14B.

FIGURE 14. SIMPLE NEGATIVE CONVERTER AND ITS OUTPUT EQUIVALENT

The output characteristics of the circuit in Figure 14 can be approximated by an ideal voltage source in series with a resistance as shown in Figure 14B. The voltage source has a value of $-(V^+)$. The output impedance (R_O) is a function of the ON resistance of the internal MOS switches (shown in Figure 13), the switching frequency, the value of C_1 and C_2 , and the ESR (equivalent series resistance) of C_1 and C_2 . A good first order approximation for R_O is:

$$R_O \approx 2((R_{SW1} + R_{SW3} + ESR_{C1}) + 2(R_{SW2} + R_{SW4} + ESR_{C1}) + \frac{1}{f_{PUMP} \times C_1} + ESR_{C2})$$

$$f_{PUMP} = \frac{f_{OSC}}{2} \quad (R_{SWX} = \text{MOSFET Switch Resistance})$$

(EQ. 2)

Combining the four R_{SWX} terms as R_{SW} , we see that:

$$R_O \approx 2xR_{SW} + \frac{1}{f_{PUMP} \times C_1} + 4xESR_{C1} + ESR_{C2} \quad (\text{EQ. 3})$$

R_{SW} , the total switch resistance, is a function of supply voltage and temperature (See the Output Source Resistance graphs), typically 23Ω at $+25^\circ C$ and 5V. Careful selection of C_1 and C_2 will reduce the remaining terms, minimizing the output impedance. High value capacitors will reduce the $1/(f_{PUMP} \times C_1)$ component, and low ESR capacitors will lower the ESR term. Increasing the oscillator frequency will reduce the $1/(f_{PUMP} \times C_1)$ term, but may have the side effect of a net increase in output impedance when $C_1 > 10\mu F$ and is not long enough to fully charge the capacitors every cycle. In a typical application where $f_{OSC} = 10\text{kHz}$ and $C = C_1 = C_2 = 10\mu F$:

$$\frac{2 \times 23 + \frac{1}{5 \times 10^3 \times 10 \times 10^{-6}} + 4 \times ESR_{C1} + ESR_{C2}}{(EQ. 4)}$$

$$48 + 20 + 5 \times ESR_C$$

the ESRs of the capacitors are reflected in the output impedance multiplied by a factor of 5, a high value could potentially swamp out a low $f_{PUMP} \times C_1$ term, rendering increase in switching frequency or filter capacitance ineffective. Typical electrolytic capacitors may have ESRs as high as 10Ω .

Output Ripple

also affects the ripple voltage seen at the output. The ripple is determined by 2 voltages, A and B, as shown in Figure 15. Segment A is the voltage drop across the ESR of the device at the instant it goes from being charged by C_1 (current flowing into C_2) to being discharged through the load current flowing out of C_2). The magnitude of this current is $2 \times I_{OUT}$, hence the total drop is $2 \times I_{OUT} \times ESR_C$. Segment B is the voltage change across C_2 during the half of the cycle when C_2 supplies current to the load. The drop at B is $I_{OUT} \times t_2/C_2 V$. The peak-to-peak ripple voltage is the sum of these voltage drops:

$$V_{PEAK-TO-PEAK} = \left(\frac{1}{2 \times f_{PUMP} \times C_2} + 2 \times ESR_C \times I_{OUT} \right) \quad (EQ. 5)$$

A low ESR capacitor will result in a higher performance output.

Sharing Devices

A number of ICL7660S voltage converters may be connected in parallel to reduce output resistance. The reservoir capacitor, C_2 , serves all devices while each device requires its own pump capacitor, C_1 . The resultant output resistance will be approximately:

$$R_{OUT}(\text{of ICL7660S}) = \frac{R_{OUT}(\text{of ICL7660S})}{n(\text{number of devices})} \quad (EQ. 6)$$

Sharing Devices

ICL7660S may be cascaded as shown to produce larger voltage multiplication of the initial supply voltage. However, due to the finite efficiency of each device, the practical limit is 10 devices for light loads. The output voltage is defined by:

$$V_{OUT} = n(V_{IN}) \quad (EQ. 7)$$

n is an integer representing the number of devices cascaded. The resulting output resistance would be approximately the weighted sum of the individual ICL7660S output resistances.

Changing the ICL7660S Oscillator Frequency

It may be desirable in some applications, due to noise or other considerations, to alter the oscillator frequency. This can be achieved simply by one of several methods described in the following.

By connecting the Boost Pin (Pin 1) to V_+ , the oscillator charge and discharge current is increased and, hence, the oscillator frequency is increased by approximately $3\frac{1}{2}$ times. The result is a decrease in the output impedance and ripple. This is of major importance for surface mount applications where capacitor size and cost are critical. Smaller capacitors, e.g. $0.1\mu F$, can be used in conjunction with the Boost Pin in order to achieve similar output currents compared to the device free running with $C_1 = C_2 = 10\mu F$ or $100\mu F$. (Refer to graph of Output Source Resistance as a Function of Oscillator Frequency).

Increasing the oscillator frequency can also be achieved by overdriving the oscillator from an external clock, as shown in Figure 18. In order to prevent device latchup, a $1k\Omega$ resistor must be used in series with the clock output. In a situation where the designer has generated the external clock frequency using TTL logic, the addition of a $10k\Omega$ pull-up resistor to V_+ supply is required. Note that the pump frequency with external clocking, as with internal clocking, will be $\frac{1}{2}$ of the clock frequency. Output transitions occur on the positive going edge of the clock.




FIGURE 15. EXTERNAL CLOCKING

It is also possible to increase the conversion efficiency of the ICL7660S at low load levels by lowering the oscillator frequency. This reduces the switching losses, and is shown in Figure 19. However, lowering the oscillator frequency will cause an undesirable increase in the impedance of the pump (C_1) and reservoir (C_2) capacitors; this is overcome by increasing the values of C_1 and C_2 by the same factor that the frequency has been reduced. For example, the addition of a $100\mu F$ capacitor between pin 7 (OSC and V_+) will lower the oscillator frequency to $1kHz$ from its nominal frequency of $10kHz$ (a multiple of 10), and thereby necessitate a corresponding increase in the value of C_1 and C_2 (from $10\mu F$ to $100\mu F$).





FIGURE 16. LOWERING OSCILLATOR FREQUENCY

Positive Voltage Doubling

ICL7660S may be employed to achieve positive voltage doubling using the circuit shown in Figure 20. In this application, the pump inverter switches of the ICL7660S are used to charge C_1 to a voltage level of $V_+ - V_F$ (where V_+ is supply voltage and V_F is the forward voltage on C_1 plus diode D_2). The voltage thus created on C_2 becomes $(V_+ - 2V_F)$ or twice the supply voltage minus the combined forward voltage drops of diodes D_1 and D_2 . The source impedance of the output (V_{OUT}) will depend on output current, but for $V_+ = 5V$ and an output current of 1A it will be approximately 60Ω .



Note: D_1 and D_2 can be any suitable diode.

FIGURE 17. POSITIVE VOLTAGE DOUBLER

Combined Negative Voltage Conversion and Positive Supply Doubling

Figure 21 combines the functions shown in Figure 14 and Figure 20 to provide negative voltage conversion and positive voltage doubling simultaneously. This approach could be, for example, suitable for generating +9V and -5V from an existing +5V supply. In this instance capacitors C_1 and C_3 perform the pump and reservoir functions respectively for the generation of the negative voltage, while capacitors C_2 and C_4 are pump and reservoir respectively for the doubled positive voltage. There is a penalty in this application which combines both functions, however, in that the source impedances of the generated supplies will be somewhat higher due to the finite impedance of the common mode pump driver at pin 2 of the device.




FIGURE 18. COMBINED NEGATIVE VOLTAGE CONVERTER AND POSITIVE DOUBLER

Voltage Splitting

The bidirectional characteristics can also be used to split a high supply in half, as shown in Figure 22. The combined load will be evenly shared between the two sides, and a high value resistor to the LV pin ensures start-up. Because the switches share the load in parallel, the output impedance is much lower than in the standard circuits, and higher currents can be drawn from the device. By using this circuit, and then the circuit of Figure 17, +15V can be converted (via +7.5, and -7.5 to a nominal -15V, although with rather high series output resistance (~250Ω).




FIGURE 19. SPLITTING A SUPPLY IN HALF

Regulated Negative Voltage Supply

In some cases, the output impedance of the ICL7660S can be a problem, particularly if the load current varies substantially. The circuit of Figure 23 can be used to overcome this by controlling the input voltage, via an ICL7611 low-power CMOS op amp, in such a way as to maintain a nearly constant output voltage. Direct feedback is inadvisable, since the ICL7660S's output does not respond instantaneously to change in input, but only after the switching delay. The circuit shown supplies enough delay to accommodate the ICL7660S, while maintaining adequate feedback. An increase in pump and storage capacitors is desirable, and the values shown provides an output impedance of less than 5Ω to a load of 10mA.

ICL7660S




FIGURE 20. REGULATING THE OUTPUT VOLTAGE





FIGURE 21. RS232 LEVELS FROM A SINGLE 5V SUPPLY

Other Applications

For information on the operation and use of the ICL7660S may be found in AN051 "Principles and Applications of the ICL7660 CMOS Voltage Converter".

In-Line Plastic Packages (PDIP)



S: Controlling Dimensions: INCH. In case of conflict between English and Metric dimensions, the inch dimensions control.

Dimensioning and tolerancing per ANSI Y14.5M-1982.

Symbols are defined in the "MO Series Symbol List" in Section 2 of Publication No. 95.

Dimensions A, A1 and L are measured with the package seated in JEDEC seating plane gauge GS-3.

D1 and E1 dimensions do not include mold flash or protrusions. Mold flash or protrusions shall not exceed 0.010 inch (0.25mm).

and e_A are measured with the leads constrained to be perpendicular to datum --C-- .

and e_C are measured at the lead tips with the leads unconnected. e_C must be zero or greater.

maximum dimensions do not include dambar protrusions. Dambar protrusions shall not exceed 0.010 inch (0.25mm).

is the maximum number of terminal positions.


Outer leads (1, N, N/2 and N/2 + 1) for E8.3, E16.3, E18.3, E28.3, E42.6 will have a B1 dimension of 0.030 - 0.045 inch (0.76 - 1.14mm).

**E8.3 (JEDEC MS-001-BA ISSUE D)
8 LEAD DUAL-IN-LINE PLASTIC PACKAGE**

| SYMBOL | INCHES | | MILLIMETERS | | NOTES |
|--------|-----------|-------|-------------|-------|-------|
| | MIN | MAX | MIN | MAX | |
| A | - | 0.210 | - | 5.33 | 4 |
| A1 | 0.015 | - | 0.39 | - | 4 |
| A2 | 0.115 | 0.195 | 2.93 | 4.95 | - |
| B | 0.014 | 0.022 | 0.356 | 0.558 | - |
| B1 | 0.045 | 0.070 | 1.15 | 1.77 | 8, 10 |
| C | 0.008 | 0.014 | 0.204 | 0.355 | - |
| D | 0.355 | 0.400 | 9.01 | 10.16 | 5 |
| D1 | 0.005 | - | 0.13 | - | 5 |
| E | 0.300 | 0.325 | 7.62 | 8.25 | 6 |
| E1 | 0.240 | 0.280 | 6.10 | 7.11 | 5 |
| e | 0.100 BSC | | 2.54 BSC | | - |
| e_A | 0.300 BSC | | 7.62 BSC | | 6 |
| e_B | - | 0.430 | - | 10.92 | 7 |
| L | 0.115 | 0.150 | 2.93 | 3.81 | 4 |
| N | 8 | | 8 | | 9 |

Rev. 0 12/93

Outline Plastic Packages (SOIC)



M8.15 (JEDEC MS-012-AA ISSUE C)
8 LEAD NARROW BODY SMALL OUTLINE PLASTIC PACKAGE

| SYMBOL | INCHES | | MILLIMETERS | | NOTES |
|--------|-----------|--------|-------------|------|-------|
| | MIN | MAX | MIN | MAX | |
| A | 0.0532 | 0.0688 | 1.35 | 1.75 | - |
| A1 | 0.0040 | 0.0098 | 0.10 | 0.25 | - |
| B | 0.013 | 0.020 | 0.33 | 0.51 | 9 |
| C | 0.0075 | 0.0098 | 0.19 | 0.25 | - |
| D | 0.1890 | 0.1968 | 4.80 | 5.00 | 3 |
| E | 0.1497 | 0.1574 | 3.80 | 4.00 | 4 |
| e | 0.050 BSC | | 1.27 BSC | | - |
| H | 0.2284 | 0.2440 | 5.80 | 6.20 | - |
| h | 0.0099 | 0.0196 | 0.25 | 0.50 | 5 |
| L | 0.018 | 0.050 | 0.40 | 1.27 | 6 |
| N | 8 | | 8 | | 7 |
| α | 0° | 8° | 0° | 8° | - |

Rev. 1 6/05

Dimensions are defined in the "MO Series Symbol List" in Section 2.2 of JEDEC Standard No. 22, Revision Number 95.

Dimensioning and tolerancing per ANSI Y14.5M-1982.

Dimension "D" does not include mold flash, protrusions or gate burrs. Mold flash, protrusion and gate burrs shall not exceed 0.15mm (0.006 inch) per side.

Dimension "E" does not include interlead flash or protrusions. Interlead flash and protrusions shall not exceed 0.25mm (0.010 inch) per side.

Chamfer on the body is optional. If it is not present, a visual index feature must be located within the crosshatched area.

Is the length of terminal for soldering to a substrate.

Is the number of terminal positions.

Final numbers are shown for reference only.

Lead width "B", as measured 0.36mm (0.014 inch) or greater above the seating plane, shall not exceed a maximum value of 0.4mm (0.024 inch).

Controlling dimension: MILLIMETER. Converted inch dimensions

not necessarily exact.

All Intersil U.S. products are manufactured, assembled and tested utilizing ISO9000 quality systems.

Intersil Corporation's quality certifications can be viewed at www.intersil.com/design/quality

All products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time without notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

For information regarding Intersil Corporation and its products, see www.intersil.com

DATASHEET


TDA2822M

DUAL LOW-VOLTAGE POWER AMPLIFIER


- SUPPLY VOLTAGE DOWN TO 1.8V
- LOW CROSSOVER DISTORTION
- LOW QUIESCENT CURRENT
- BRIDGE OR STEREO CONFIGURATION

**MINIDIP****ORDERING NUMBER : TDA2822M****DESCRIPTION**

The TDA2822M is a monolithic integrated circuit in 8 lead Minidip package. It is intended for use as dual audio power amplifier in portable cassette players and radios.

PIN CONNECTION (Top view)

SCHEMATIC DIAGRAM



ABSOLUTE MAXIMUM RATINGS

| Symbol | Parameter | Value | Unit |
|----------------|---|-----------|--------|
| V_s | Supply Voltage | 15 | V |
| I_o | Peak Output Current | 1 | A |
| P_{tot} | Total Power Dissipation at $T_{amb} = 50^\circ\text{C}$ at $T_{case} = 50^\circ\text{C}$ | 1 1.4 | W W |
| T_{stg}, T_j | Storage and Junction Temperature | -40, +150 | °C |

THERMAL DATA

| Symbol | Parameter | Value | Unit |
|-----------------|-------------------------------------|-------|------|
| $R_{th,j-amb}$ | Thermal Resistance Junction-ambient | Max. | 100 |
| $R_{th,j-case}$ | Thermal Resistance Junction-pin (4) | Max. | 70 |

ELECTRICAL CHARACTERISTICS ($V_S = 6V$, $T_{amb} = 25^\circ C$, unless otherwise specified)

| Symbol | Parameter | Test Conditions | | Min. | Typ. | Max. | Unit |
|--|---|--|--|-------------------------|---------------------------|---------|--------------------------------|
| STEREO (test circuit of Figure 1) | | | | | | | |
| V_S | Supply Voltage | | | 1.8 | | 15 | V |
| V_o | Quiescent Output Voltage | | | | 2.7 | | V |
| | | $V_S = 3V$ | | | 1.2 | | V |
| I_d | Quiescent Drain Current | | | | 6 | 9 | mA |
| I_b | Input Bias Current | | | | 100 | | nA |
| P_o | Output Power (each channel) ($f = 1\text{kHz}$, $d = 10\%$) | $R_L = 32\Omega$ $R_L = 16\Omega$ $R_L = 8\Omega$ $R_L = 4\Omega$ | $V_S = 9V$ $V_S = 6V$ $V_S = 4.5V$ $V_S = 3V$ $V_S = 2V$ $V_S = 6V$ $V_S = 9V$ $V_S = 6V$ $V_S = 6V$ $V_S = 4.5V$ $V_S = 3V$ | 90 170 300 450 | 300 220 1000 650 | | mW |
| d | Distortion ($f = 1\text{kHz}$) | $R_L = 32\Omega$ $R_L = 16\Omega$ $R_L = 8\Omega$ | $P_o = 40\text{mW}$ $P_o = 75\text{mW}$ $P_o = 150\text{mW}$ | | 0.2 0.2 0.2 | | % % % |
| G_v | Closed Loop Voltage Gain | $f = 1\text{kHz}$ | | 36 | 39 | 41 | dB |
| ΔG_v | Channel Balance | | | | | ± 1 | dB |
| R_i | Input Resistance | $f = 1\text{kHz}$ | | 100 | | | k Ω |
| e_N | Total Input Noise | $R_s = 10\text{k}\Omega$ | B = Curve A B = 22Hz to 22kHz | | 2 2.5 | | μV μV |
| SVR | Supply Voltage Rejection | $f = 100\text{Hz}$, $C1 = C2 = 100\mu\text{F}$ | | 24 | 30 | | dB |
| C_s | Channel Separation | $f = 1\text{kHz}$ | | | 50 | | dB |

BRIDGE (test circuit of Figure 2)

| Symbol | Parameter | | | 1.8 | | 15 | V |
|----------|---|--|--|-------------------------|---------------------------|----------|--------------------------------|
| I_d | Quiescent Drain Current | $R_L = \infty$ | | | 6 | 9 | mA |
| V_{os} | Output Offset Voltage (between the outputs) | $R_L = 8\Omega$ | | | | ± 50 | mV |
| I_b | Input Bias Current | | | | 100 | | nA |
| P_o | Output Power ($f = 1\text{kHz}$, $d = 10\%$) | $R_L = 32\Omega$ $R_L = 16\Omega$ $R_L = 8\Omega$ $R_L = 4\Omega$ | $V_S = 9V$ $V_S = 6V$ $V_S = 4.5V$ $V_S = 3V$ $V_S = 2V$ $V_S = 9V$ $V_S = 6V$ $V_S = 3V$ $V_S = 6V$ $V_S = 4.5V$ $V_S = 3V$ $V_S = 4.5V$ $V_S = 3V$ $V_S = 2V$ | 320 50 900 200 | 1000 65 1350 700 | | mW |
| d | Distortion | $P_o = 0.5\text{W}$, $R_L = 8\Omega$, $f = 1\text{kHz}$ | | | 0.2 | | % |
| G_v | Closed Loop Voltage Gain | $f = 1\text{kHz}$ | | | 39 | | dB |
| R_i | Input Resistance | $f = 1\text{kHz}$ | | 100 | | | k Ω |
| e_N | Total Input Noise | $R_s = 10\text{k}\Omega$ | B = Curve A B = 22Hz to 22kHz | | 2.5 3 | | μV μV |
| SVR | Supply Voltage Rejection | $f = 100\text{Hz}$ | | | 40 | | dB |
| B | Power Bandwidth (-3dB) | $R_L = 8\Omega$, $P_o = 1\text{W}$ | | | 120 | | kHz |

TDA2822M

Figure 1 : Test Circuit (Stereo)




Figure 2 : Test Circuit (Bridge)




Figure 3 : P.C. Board and Components Layout of the Circuit of Figure 1




Figure 4 : P.C. Board and Components Layout of the Circuit of Figure 2




Figure 5 : Quiescent Current versus Supply Voltage




Figure 6 : Supply Voltage Rejection versus Frequency




Figure 7 : Output Power versus Supply Voltage (THD = 10%, f = 1kHz Stereo)




Figure 8 : Distortion versus Output Power (Stereo)




Figure 9 : Distortion versus Output Power (Stereo)




Figure 10 : Output Power versus Supply Voltage (Bridge)




Figure 11 : Distortion versus Output Power (Bridge)




Figure 12 : Total Power Dissipation versus Output Power (Bridge)




Figure 13 : Total Power Dissipation versus Output Power (Bridge)




Figure 14 : Total Power Dissipation versus Output Power (Bridge)




Figure 15 : Total Power Dissipation versus Output Power (Bridge)




Figure 16 : Typical Application in Portable Players





Figure 17 : Application in Portable Radio Receivers



TDA2822M

Figure 18 : Portable Radio Cassette Players




Figure 19 : Portable Stereo Radios




Figure 20 : Low Cost Application in Portable Players (using only one 100 μ F output capacitor)






Figure 21 : 3V Stereo Cassette Player with Motor Speed Control



MINIDIP PACKAGE MECHANICAL DATA

| DIM. | mm | | | inch | | |
|------|-------|------|-------|-------|-------|-------|
| | MIN. | TYP. | MAX. | MIN. | TYP. | MAX. |
| A | | 3.32 | | | 0.131 | |
| a1 | 0.51 | | | 0.020 | | |
| B | 1.15 | | 1.65 | 0.045 | | 0.065 |
| b | 0.356 | | 0.55 | 0.014 | | 0.022 |
| b1 | 0.204 | | 0.304 | 0.008 | | 0.012 |
| D | | | 10.92 | | | 0.430 |
| E | 7.95 | | 9.75 | 0.313 | | 0.384 |
| e | | 2.54 | | | 0.100 | |
| e3 | | 7.62 | | | 0.300 | |
| e4 | | 7.62 | | | 0.300 | |
| F | | | 6.6 | | | 0.260 |
| I | | | 5.08 | | | 0.200 |
| L | 3.18 | | 3.81 | 0.125 | | 0.150 |
| Z | | | 1.52 | | | 0.060 |



Information furnished is believed to be accurate and reliable. However, SGS-THOMSON Microelectronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of SGS-THOMSON Microelectronics. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. SGS-THOMSON Microelectronics products are not authorized for use as critical components in life support devices or systems without express written approval of SGS-THOMSON Microelectronics.

© 1994 SGS-THOMSON Microelectronics - All Rights Reserved

SGS-THOMSON Microelectronics GROUP OF COMPANIES

Australia - Brazil - France - Germany - Hong Kong - Italy - Japan - Korea - Malaysia - Malta - Morocco - The Netherlands - Singapore - Spain - Sweden - Switzerland - Taiwan - Thailand - United Kingdom - U.S.A.