

ภาคผนวก ก

โค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในลูปกรณีใช้
ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีใช้อินพุต error

โค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในรูปกรณีใช้ระบบควบคุม
กระแสดเซดด้วยตัวควบคุมพีชชีลอจิกกรณีใช้อินพุต error

```

1. //=====RTDXTest.c=====//
2. //EDIT Copyright 2000-2008 The MathWorks, Inc //
3. #include "target.h"
4. #include <stdio.h>
5. #include <rtdx.h>
6. #include "math.h"
7. void rtdxsumdiff(float*in1, float*out1); /*function RTDX test*/
8. void fuzzy (float e);
9. //----- Global variable -----//
10. float din1[9];
11. float dout1[2];
12. float A0n[1666];
13. float Ts=0.00001,f=60;
14. int ts=6000,N=1666;
15. //----- Parameter of PSVD -----//
16. 14.double a[3]={1,-1.99733427181253,0.997337820139629};
17. 15.double b[3]={8.87081773648379e-07,1.77416354729676e-
    06,8.87081773648379 e-07};
18. double a[3]={1,-1.9973,0.9973};
19. double b[3]={8.8708e-07,1.774e-06,8.8708e-07};
20. double x[3];
21. double y[3];
22. double x1[3];
23. double y1[3];
24. double x2[3];
25. double y2[3];
26. double x3[3];
27. double y3[3];
28. float w=376.9911;
29. float zeta_m,zeta_t;
30. float vFun_m,vFun_t;
31. float y_m,y_t;
32. float x_m,x_t;

```

```

33. int point_m=416, point_t=833;
34. float vma,vmb,pm,qm,pmdc,qmdc,vma,vmb,ima,imb,Am,vmma,vmmmb;
35. float vta,vtb,pt,qt,ptdc,qtdc,vta,vtb,ita,itb,At,vtta,vttb;
36. //----- Parameter of PQF Harmonic Detection with PSVD -----//
37. double p,q,pac,pdc,ireft,irefm,icm,ict;
38. double vsm,vst,ilm,ilt,vc;
39. float A0,A0o,pc,A;
40. int k=0,j=0,g=0,h=0,M;
41. //----- Parameter of Fuzzy Logic current control (error) -----//
42. float UM,UT,s,e,em=0,et=0,num,den;
43. int e1=-2,e2=-1,e3=0,e4=1,e5=2;
44. int v1=-1700,v2=-850,v3=0,v4=850,v5=1700;
45. double mfe1,mfe2,mfe3,mfe4,mfe5;
46. double mf1,mf2,mf3,mf4,mf5;
47. double V1,V2,V3,V4,V5;
48. //----- Parameter of PI DC bus voltage control----- //
49. float kpv=21760,kiv=1741325.88,evkp,evki,sev,ev=0;
50. int VDC=1700;
51. /*-- defines RTDX channels -*/
52. RTDX_CreateInputChannel(ichan1); /* Channel from which to receive filter
input */
53. RTDX_CreateOutputChannel(ochan1); /* Channel to output coefficient
updates*/
54. /*----- main -----*/
55. void main()
56. {
57. TARGET_INITIALIZE(); /* Target-specific initialization */
58. /* Enable channels */
59. RTDX_enableInput (&ichan1);
60. RTDX_enableOutput(&ochan1);
61. while (1)
62. {
63. /* Read inputs from host */
64. RTDX_read( &ichan1, din1, 9* sizeof(long) );
65. /* Call function RTDX Test */
66. rtdxsumdiff(din1,dout1);

```

```
67.  /* Write outputs to host */
68.  while ( RTDX_writing != NULL )
69.  { /* wait for previous write to complete */
70.    #if RTDX_POLLING_IMPLEMENTATION
71.      RTDX_Poll();
72.    #endif
73.  }
74.  RTDX_write( &ochan1, dout1,2* sizeof(long) );
75.  }
76.  }
77.  void fuzzy (float e)
78.  {
79.    //---- Fuzzification ----//
80.    if (e<=e2)
81.    {if (e<=e1)
82.     {mfe1=1;}
83.     if (e>e1 && e<=e2)
84.     {mfe1=(e2-e)/(e2-e1);}}
85.    else
86.    {mfe1=0;}
87.    if (e>=e1 && e<=e3)
88.    {if (e==e2)
89.     {mfe2=1;}
90.     if (e<e2 && e>=e1)
91.     {mfe2=(e-e1)/(e2-e1);}
92.     if (e>e2 && e<=e3)
93.     {mfe2=(e3-e)/(e3-e2);}}
94.    else
95.    {mfe2=0;}
96.    if(e>=e2 && e<=e4)
97.    {if (e==e3)
98.     {mfe3=1;}
99.     if (e<e3 && e>=e2)
100.    {mfe3=(e-e2)/(e3-e2);}
101.    if (e>e3 && e<=e4)
102.    {mfe3=(e4-e)/(e4-e3);}}
```

```
103. else
104. {mfe3=0;}
105. if (e>=e3 && e<=e5)
106. {if (e==e4)
107. {mfe4=1;}
108. if (e<e4 && e>=e3)
109. {mfe4=(e-e3)/(e4-e3);}
110. if (e>e4 && e<=e5)
111. {mfe4=(e5-e)/(e5-e4);}}
112. else
113. {mfe4=0;}
114. if (e>=e4)
115. {if (e>=e5)
116. {mfe5=1;}
117. if (e<e5 && e>=e4)
118. {mfe5=(e-e4)/(e5-e4);}}
119. else
120. {mfe5=0;}
121. //---- rule 1 ----//
122. if (mfe1>0)
123. {mf1=mfe1;
124. V1=v1*mfe1;}
125. else
126. {mf1=0;
127. V1=0;}
128. //---- rule 2 ----//
129. if(mfe2>0)
130. {mf2=mfe2;
131. V2=v2*mfe2;}
132. else
133. {mf2=0;
134. V2=0;}
135. //---- rule 3 ----//
136. if (mfe3>0)
137. {mf3=mfe3;
138. V3=v3*mfe3;}
```

```

139. else
140. {mf3=0;
141. V3=0;}
142. //---- rule 4 ----//
143. if(mfe4>0)
144. {mf4=mfe4;
145. V4=v4*mfe4;}
146. else
147. {mf4=0;
148. V4=0;}
149. //---- rule 5 ----//
150. if(mfe5>0)
151. {mf5=mfe5;
152. V5=v5*mfe5;}
153. else
154. {mf5=0;
155. V5=0;}
156. //---- Defuzzification ----//
157. num=(V1+V2+V3+V4+V5);
158. den=(mf1+mf2+mf3+mf4+mf5);
159. if (den==0)
160. {den=1e-12;}
161. s=num/den;
162. }
163. /*----Host and Taget with RTDX communication -----*/
164. void rtdxsumdiff(float*in1,float*out1)
165. {
166. vma=in1[0];
167. vmb=in1[1];
168. vta=in1[2];
169. vtb=in1[3];
170. ilm=in1[4];
171. ilt=in1[5];
172. icm=in1[6];
173. ict=in1[7];
174. vc=in1[8];

```

```

175. //----- PSVD phase m -----//
176. x_m=Ts*point_m;
177. y_m=w*x_m;
178. point_m=point_m+1;
179. if(point_m>=N)
180. {point_m=0;}
181. zeta_m=y_m+(1.5708);
182. vFun_m=sin(zeta_m);
183. ima=(sqrt(3/2))*(sin(zeta_m));
184. imb=(sqrt(3/2))*(-cos(zeta_m));
185. Am=1/((ima*ima)+(imb*imb));
186. pm=(vma*ima)+(vmb*imb);
187. qm=(vmb*ima)-(vma*imb);
188. x[0]=pm;
189. y[0]=(b[0]*x[0]) + (b[1]*x[1]) + (b[2]*x[2]) - (a[1]*y[1]) - (a[2]*y[2]);
190. x[2]=x[1];
191. x[1]=x[0];
192. y[2]=y[1];
193. y[1]=y[0];
194. pmdc=y[0];
195. x1[0]=qm;
196. y1[0]=(b[0]*x1[0]) + (b[1]*x1[1]) + (b[2]*x1[2]) - (a[1]*y1[1]) - (a[2]*y1[2]);
197. x1[2]=x1[1];
198. x1[1]=x1[0];
199. y1[2]=y1[1];
200. y1[1]=y1[0];
201. qmdc=y1[0];
202. vmma=Am*((pmdc*ima)-(qmdc*imb));
203. vmmb=Am*((pmdc*imb)-(qmdc*ima));
204. //----- PSVD phase t -----//
205. x_t=Ts*point_t;
206. y_t=w*x_t;
207. point_t=point_t+1;
208. if(point_t>=N)
209. {point_t=0;}
210. zeta_t=y_t+(1.5708);

```

```

211. vFun_t=sin(zeta_t);
212. ita=(sqrt(3/2))*(sin(zeta_t));
213. itb=(sqrt(3/2))*(-cos(zeta_t));
214. pt=(vta*ita)+(vtb*itb);
215. qt=(vtb*ita)-(vta*itb);
216. x2[0]=pt;
217. y2[0]=(b[0]*x2[0]) + (b[1]*x2[1]) + (b[2]*x2[2]) - (a[1]*y2[1]) - (a[2]*y2[2]);
218. x2[2]=x2[1];
219. x2[1]=x2[0];
220. y2[2]=y2[1];
221. y2[1]=y2[0];
222. ptdc=y2[0];
223. x3[0]=qt;
224. y3[0]=(b[0]*x3[0]) + (b[1]*x3[1]) + (b[2]*x3[2]) - (a[1]*y3[1]) - (a[2]*y3[2]);
225. x3[2]=x3[1];
226. x3[1]=x3[0];
227. y3[2]=y3[1];
228. y3[1]=y3[0];
229. qtdc=y3[0];
230. At=1/((ita*ita)+(itb*itb));
231. vtta=At*((ptdc*ita)-(qtdc*itb));
232. vttb=At*((ptdc*itb)-(qtdc*ita));
233. //----- PI DC bus voltage control -----//
234. ev=VDC-vc;
235. evkp=ev*kpv;
236. evki=evki+(ev*kiv*Ts);
237. sev=evki+evkp;
238. //----- PQF Harmonic Detection with PSVD -----//
239. if(g<=ts)
240. {M=0;
241. g=g+1;}
242. if(g>ts)
243. {M=1;}
244. if (h<=N/4)
245. {
246. p=0;

```

```

247. q=0;
248. h=h+1;
249. }
250. if (h>N/4)
251. {
252. p=(vmma*ilm)+(vtta*ilt);
253. q=(-vtta*ilm)+(vmma*ilt);
254. }
255. if(k>=0 && k<N)
256. {
257. A0n[k]=(2/N)*p;
258. A0=A0+A0n[k];
259. pdc=A0/2;
260. k=k+1;
261. }
262. if(k>=N)
263. {
264. A0o=A0-A0n[j];
265. A0n[j]=(2/N)*p;
266. A0=A0o+A0n[j];
267. pdc=A0/2;
268. j=j+1;
269. }
270. if(j==N)
271. {j=0;}
272. pdc=A0/2;
273. pac=p-pdc;
274. pc=pac-sev;
275. A=((vmma*vmma)+(vtta*vtta));
276. ireft=(((pc*vtta)+(q*vmma))/A)*M;
277. irefm=(((pc*vmma)-(q*vtta))/A)*M;
278. //---- Fuzzy Logic Current Control (error) ----//
279. em=irefm-icm;
280. et=ireft-ict;
281. fuzzy(em);
282. UM=s;

```

```

283.  fuzzy(et);
284.  UT=s;
285.  /* Sending Output*/
286.  out1[0]=UM;
287.  out1[1]=UT;
288.  return;
289.  }

```

การอธิบายโค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในลูปกรณีใช้ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีชซีลอจิกกรณีใช้อินพุต error

บรรทัดที่ 1 ถึง 4 คือ การประกาศไลบรารีที่จำเป็นสำหรับการเรียกใช้งานบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit ช่องสื่อสารแบบ RTDX และฟังก์ชันพื้นฐานต่าง ๆ ของภาษาซี

บรรทัดที่ 5 คือ การประกาศสร้างฟังก์ชัน rtdxsumdiff

บรรทัดที่ 6 คือ การประกาศสร้างฟังก์ชัน fuzzy (error)

บรรทัดที่ 7 ถึง 12 คือ การประกาศตัวแปรสำหรับเก็บข้อมูล ค่าเวลาชักตัวอย่าง ค่าความถี่ ค่าคาบ และค่าเวลาในการเริ่มการสับฉีดกระแสชดเชย

บรรทัดที่ 13 ถึง 31 คือ การประกาศตัวแปรที่จำเป็นสำหรับ วิธี PSVD

บรรทัดที่ 32 ถึง 36 คือ การประกาศตัวแปรที่จำเป็นสำหรับการคำนวณตรวจจับฮาร์มอนิก ด้วยวิธี PQF ร่วมกับ PSVD

บรรทัดที่ 37 ถึง 43 คือ การประกาศตัวแปรที่จำเป็นสำหรับระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีชซีลอจิกกรณีใช้อินพุต error

บรรทัดที่ 44 ถึง 46 คือ การประกาศตัวแปรที่จำเป็นสำหรับระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 47 ถึง 49 คือ การกำหนดสร้างช่องทางในการติดต่อสื่อสารระหว่างบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit และโปรแกรม Simulink/matlab โดยกำหนดให้ช่องอินพุตชื่อ ichan1 และช่องเอาต์พุตชื่อ ochan1

บรรทัดที่ 53 คือ การกำหนดค่าเริ่มต้นใช้งานของบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit ตามฟังก์ชัน TARGET_INITIALIZE();

บรรทัดที่ 54 ถึง 56 คือ การเปิดใช้งานช่องอินพุต RTDX (ichan1) และช่องเอาต์พุต RTDX (ochan1) สำหรับการรับส่งข้อมูลผ่านช่องทาง RTDX

บรรทัดที่ 59 ถึง 60 คือ การสั่งใช้งานฟังก์ชัน RTDX Read เพื่อรับข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 61 ถึง 62 คือ การสั่งใช้งานฟังก์ชัน rtdxsumdiff

บรรทัดที่ 63 ถึง 72 คือ การสั่งใช้งานฟังก์ชัน RTDX Write เพื่อส่งข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 73 ถึง 158 คือ รายละเอียดของฟังก์ชัน fuzzy (error)

บรรทัดที่ 159 ถึง 280 คือ รายละเอียดของฟังก์ชัน rtdxsumdiff โดยสามารถแสดงได้ดังนี้

บรรทัดที่ 162 ถึง 170 คือ การกำหนดช่องทางสำหรับรับค่าอินพุตของบอร์ด DSP รุ่น TMS320C2000™ สำหรับรับข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 171 ถึง 199 คือ การคำนวณวิธี PSVD ของเฟส M

บรรทัดที่ 200 ถึง 228 คือ การคำนวณวิธี PSVD ของเฟส T

บรรทัดที่ 229 ถึง 233 คือ การคำนวณของระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 234 ถึง 273 คือ การคำนวณตรวจจับฮาร์มอนิกด้วยวิธี PQF ร่วมกับ PSVD

บรรทัดที่ 275 ถึง 280 คือ การคำนวณของระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอสจิกกรณีใช้อินพุต error

บรรทัดที่ 281 ถึง 285 คือ การกำหนดช่องทางสำหรับรับค่าอินพุตของบอร์ด DSP รุ่น TMS320C2000™ ของบอร์ด DSP รุ่น TMS320C2000™ สำหรับส่งข้อมูลไปยังโปรแกรม Simulink/matlab

ภาคผนวก ข

โค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในรูปกรณีใช้
ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีชชีลอจิกกรณีใช้อินพุต
error และ error rate

โค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในอุปกรณ์ใช้ระบบควบคุม
กระแสชดเชยด้วยตัวควบคุมพีชชีลอจิกกรณีใช้อินพุต error และ error rate

```
//=====RTDXTest.c=====//

//EDIT Copyright 2000-2008 The MathWorks, Inc //

1.  #include "target.h"
2.  #include <stdio.h>
3.  #include <rtdx.h>
4.  #include "math.h"
5.  void rtdxsumdiff(float*in1, float*out1); /*function RTDX test*/
6.  void fuzzy (float e, float er);
7.  float din1[9];
8.  float dout1[2];
9.  float A0n[1666];
10. //---- Global variable ----//
11. float Ts=0.00001,f=60;
12. int ts=6000,N=1666;
13. //---- Parameter of PSVD ----//
14. double a[3]={1,-1.99733427181253,0.997337820139629};
15. double b[3]={8.87081773648379e-07,1.77416354729676e-
    06,8.87081773648379 e-07};
16. double x[3];
17. double y[3];
18. double x1[3];
19. double y1[3];
20. double x2[3];
21. double y2[3];
22. double x3[3];
23. double y3[3];
24. float w=376.9911;
25. float zeta_m,zeta_t;
26. float vFun_m,vFun_t;
27. float y_m,y_t;
28. float x_m,x_t;
29. int point_m=416, point_t=833;
```

```

30. float vma,vmb,pm,qm,pmcdc,qmcdc,vma,vmb,ima,imb,Am,vmma,vmmb;
31. float vta,vtb,pt,qt,ptdc,qtcdc,vta,vtb,ita,itb,At,vtta,vttb;
32. //----- Parameter of PQF Harmonic Detection with PSVD -----//
33. double p,q,pac,pdc,ireft,irefm,icm,ict;
34. double vsm,vst,ilm,ilt,vc;
35. float A0,A0o,pc,A;
36. int k=0,j=0,g=0,h=0,M;
37. //----- Parameter of Fuzzy Logic current control (error) -----//
38. double UM,UT,s,e,em=0,et=0,num,den,er,eom,eot,erm,ert;
39. int e1=-2,e2=-1,e3=0,e4=1,e5=2;
40. int er1=-1,er2=0,er3=1;
41. int v1=-1700,v2=-850,v3=0,v4=850,v5=1700;
42. double mfe1,mfe2,mfe3,mfe4,mfe5;
43. double mfer1,mfer2,mfer3;
44. double mf1,mf2,mf3,mf4,mf5,mf6,mf7;
45. double V1,V2,V3,V4,V5,V6,V7;
46. //----- Parameter of PI DC bus voltage control----- //
47. float kpv=21760,kiv=1741325.88,evkp,evki,sev,ev=0;
48. int VDC=1700;
49. /*-- defines RTDX channels -*/
50. RTDX_CreateInputChannel(ichan1); /* Channel from which to receive filter
input */
51. RTDX_CreateOutputChannel(ochan1); /* Channel to output coefficient
updates*/
52. /*----- main -----*/
53. void main()
54. {
55. TARGET_INITIALIZE(); /* Target-specific initialization */
56. /* Enable channels */
57. RTDX_enableInput (&ichan1);
58. RTDX_enableOutput(&ochan1);
59. while (1)
60. {
61. /* Read inputs from host */
62. RTDX_read( &ichan1, din1, 9* sizeof(long) );
63. /* Call function RTDX Test */

```

```
64. rtdxsumdiff(din1,dout1);
65. /* Write outputs to host */
66. while ( RTDX_writing != NULL )
67. { /* wait for previous write to complete */
68. #if RTDX_POLLING_IMPLEMENTATION
69. RTDX_Poll();
70. #endif
71. }
72. RTDX_write( &ochan1, dout1,2* sizeof(long) );
73. }
74. }
75. void fuzzy (float e, float er)
76. {
77. //---- Fuzzification ----//
78. if (e<=e2)
79. {if (e<=e1)
80. {mfe1=1;}
81. if (e>e1 && e<=e2)
82. {mfe1=(e2-e)/(e2-e1);}}
83. else
84. {mfe1=0;}
85. if (e>=e1 && e<=e3)
86. {if (e==e2)
87. {mfe2=1;}
88. if (e<e2 && e>=e1)
89. {mfe2=(e-e1)/(e2-e1);}
90. if (e>e2 && e<=e3)
91. {mfe2=(e3-e)/(e3-e2);}}
92. else
93. {mfe2=0;}
94. if(e>=e2 && e<=e4)
95. {if (e==e3)
96. {mfe3=1;}
97. if (e<e3 && e>=e2)
98. {mfe3=(e-e2)/(e3-e2);}
99. if (e>e3 && e<=e4)
```

```
100. {mfe3=(e4-e)/(e4-e3);}
101. else
102. {mfe3=0;}
103. if (e>=e3 && e<=e5)
104. {if (e==e4)
105. {mfe4=1;}
106. if (e<e4 && e>=e3)
107. {mfe4=(e-e3)/(e4-e3);}
108. if (e>e4 && e<=e5)
109. {mfe4=(e5-e)/(e5-e4);}
110. else
111. {mfe4=0;}
112. if (e>=e4)
113. {if (e>=e5)
114. {mfe5=1;}
115. if (e<e5 && e>=e4)
116. {mfe5=(e-e4)/(e5-e4);}
117. else
118. {mfe5=0;}
119. if (er<=er2)
120. {
121. if (er<=er1)
122. {mfer1=1;}
123. else if (er>er1 && er<=er2)
124. {mfer1=(-er)/(er2-er1);}
125. }
126. else
127. {mfer1=0;}
128. if (er>=er1 && er<=er3)
129. {if (er==er2)
130. {mfer2=1;}
131. else if (er<er2 && er>=er1)
132. {mfer2=(er-er1)/(er2-er1);}
133. else if (er>er2 && er<=er3)
134. {mfer2=(er3-er)/(er3-er2);}
135. }
```

```
136. else
137. {mfer2=0;}
138. if (er>=er2)
139. {if (er>=er3)
140. {mfer3=1;}
141. else if (er<er3 && er>=er2)
142. {mfer3=(er)/(er3-er2);}
143. }
144. else
145. {mfer3=0;}
146. //---- rule 1 ----//
147. if (mfe1>0)
148. {mf1=mfe1;
149. V1=v1*mfe1;}
150. else
151. {mf1=0;
152. V1=0;}
153. //---- rule 2 ----//
154. if(mfe2>0)
155. {mf2=mfe2;
156. V2=v2*mfe2;}
157. else
158. {mf2=0;
159. V2=0;}
160. //---- rule 3 -5 ----//
161. if (mfe3>0)
162. {
163. if (mfer1>0)
164. {if(mfer1>mfe3)
165. {mf3=mfe3;}
166. if(mfer1<mfe3)
167. {mf3=mfer1;}
168. else
169. {mf3=mfe3;}
170. V3=v4*mf3;}
171. else
```

```
172. {mf3=0;
173. V3=0;}
174. if (mfer2>0)
175. {if(mfer2>mfe3)
176. {mf6=mfe3;}
177. if(mfer2<mfe3)
178. {mf6=mfer2;}
179. else
180. {mf6=mfe3;};
181. V6=v3*mf6;}
182. else
183. {mf6=0;
184. V6=0;}
185. if (mfer3>0)
186. {if(mfer3>mfe3)
187. {mf7=mfe3;}
188. if(mfer3<mfe3)
189. {mf7=mfer3;}
190. else
191. {mf7=mfe3;}
192. V7=v2*mf7;}
193. else
194. {mf7=0;
195. V7=0;}
196. }
197. //----- rule 6 -----//
198. if(mfe4>0)
199. {mf4=mfe4;
200. V4=v4*mfe4;}
201. else
202. {mf4=0;
203. V4=0;}
204. //----- rule 7 -----//
205. if(mfe5>0)
206. {mf5=mfe5;
207. V5=v5*mfe5;}
```

```

208. else
209. {mf5=0;
210. V5=0;}
211. num=(V1+V2+V3+V4+V5+V6+V7);
212. den=(mf1+mf2+mf3+mf4+mf5+mf6+mf7);
213. if (den==0)
214. {den=1e-12;}
215. s=num/den;}
216. /*-----Host and Taget with RTDX comunication -----*/
217. void rtdxsumdiff(float*in1,float*out1)
218. {
219. vma=in1[0];
220. vmb=in1[1];
221. vta=in1[2];
222. vtb=in1[3];
223. ilm=in1[4];
224. ilt=in1[5];
225. icm=in1[6];
226. ict=in1[7];
227. vc=in1[8];
228. //----- PSVD phase m -----//
229. x_m=Ts*point_m;
230. y_m=w*x_m;
231. point_m=point_m+1;
232. if(point_m>=N)
233. {point_m=0;}
234. zeta_m=y_m+(1.5708);
235. vFun_m=sin(zeta_m);
236. ima=(sqrt(3/2))*(sin(zeta_m));
237. imb=(sqrt(3/2))*(-cos(zeta_m));
238. Am=1/((ima*ima)+(imb*imb));
239. pm=(vma*ima)+(vmb*imb);
240. qm=(vmb*ima)-(vma*imb);
241. x[0]=pm;
242. y[0]=(b[0]*x[0]) + (b[1]*x[1]) + (b[2]*x[2]) - (a[1]*y[1]) - (a[2]*y[2]);
243. x[2]=x[1];

```

```

244. x[1]=x[0];
245. y[2]=y[1];
246. y[1]=y[0];
247. pmdc=y[0];
248. x1[0]=qm;
249. y1[0]=(b[0]*x1[0] + (b[1]*x1[1]) + (b[2]*x1[2]) - (a[1]*y1[1]) - (a[2]*y1[2]);
250. x1[2]=x1[1];
251. x1[1]=x1[0];
252. y1[2]=y1[1];
253. y1[1]=y1[0];
254. qmdc=y1[0];
255. vmma=Am*((pmdc*ima)-(qmdc*imb));
256. vmmb=Am*((pmdc*imb)-(qmdc*ima));
257. //----- PSVD phase t -----//
258. x_t=Ts*point_t;
259. y_t=w*x_t;
260. point_t=point_t+1;
261. if(point_t>=N)
262. {point_t=0;}
263. zeta_t=y_t+(1.5708);
264. vFun_t=sin(zeta_t);
265. ita=(sqrt(3/2))*(sin(zeta_t));
266. itb=(sqrt(3/2))*(-cos(zeta_t));
267. pt=(vta*ita)+(vtb*itb);
268. qt=(vtb*ita)-(vta*itb);
269. x2[0]=pt;
270. y2[0]=(b[0]*x2[0] + (b[1]*x2[1]) + (b[2]*x2[2]) - (a[1]*y2[1]) - (a[2]*y2[2]);
271. x2[2]=x2[1];
272. x2[1]=x2[0];
273. y2[2]=y2[1];
274. y2[1]=y2[0];
275. ptdc=y2[0];
276. x3[0]=qt;
277. y3[0]=(b[0]*x3[0] + (b[1]*x3[1]) + (b[2]*x3[2]) - (a[1]*y3[1]) - (a[2]*y3[2]);
278. x3[2]=x3[1];
279. x3[1]=x3[0];

```

```

280. y3[2]=y3[1];
281. y3[1]=y3[0];
282. qtdc=y3[0];
283. At=1/((ita*ita)+(itb*itb));
284. vtta=At*((ptdc*ita)-(qtdc*itb));
285. vttb=At*((ptdc*itb)-(qtdc*ita));
286. //----- PI DC bus voltage control -----//
287. ev=VDC-vc;
288. evkp=ev*kpv;
289. evki=evki+(ev*kiv*Ts);
290. sev=evki+evkp;
291. //----- PQF Harmonic Detection with PSVD -----//
292. if(g<=ts)
293. {M=0;
294. g=g+1;}
295. if(g>ts)
296. {M=1;}
297. if (h<=N/4)
298. {
299. p=0;
300. q=0;
301. h=h+1;
302. }
303. if (h>N/4)
304. {
305. p=(vmma*ilm)+(vtta*ilt);
306. q=(-vtta*ilm)+(vmma*ilt);
307. }
308. if(k>=0 && k<N)
309. {
310. A0n[k]=(2/N)*p;
311. A0=A0+A0n[k];
312. pdc=A0/2;
313. k=k+1;
314. }
315. if(k>=N)

```

```

316.  {
317.  A0o=A0-A0n[j];
318.  A0n[j]=(2/N)*p;
319.  A0=A0o+A0n[j];
320.  pdc=A0/2;
321.  j=j+1;
322.  }
323.  if(j==N)
324.  {j=0;}
325.  pdc=A0/2;
326.  pac=p-pdc;
327.  pc=pac-sev;
328.  A=((vmma*vmma)+(vtta*vtta));
329.  ireft=(((pc*vtta)+(q*vmma))/A)*M;
330.  irefm=(((pc*vmma)-(q*vtta))/A)*M;
331.  //----- Fuzzy Logic Current Control (error and error rate) -----//
332.  em=irefm-icm;
333.  erm=(em-eom)/Ts;
334.  eom=em;
335.  fuzzy(em,erm);
336.  UM=s;
337.  et=ireft-ict;
338.  ert=(et-eot)/Ts;
339.  eot=et;
340.  fuzzy(et,ert);
341.  UT=s;
342.  /* Sending Output*/
343.  out1[0]=UM;
344.  out1[1]=UT;
345.  return;
346.  }

```

การอธิบายโค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในอุปกรณ์ใช้ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีใช้อินพุต error และ error rate

บรรทัดที่ 1 ถึง 4 คือ การประกาศไลบรารีที่จำเป็นสำหรับการเรียกใช้งานบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit ช่องสื่อสารแบบ RTDX และฟังก์ชันพื้นฐานต่าง ๆ ของภาษาซี

บรรทัดที่ 5 คือ การประกาศสร้างฟังก์ชัน rtdxsumdiff

บรรทัดที่ 6 คือ การประกาศสร้างฟังก์ชัน fuzzy (error และ error rate)

บรรทัดที่ 7 ถึง 12 คือ การประกาศตัวแปรสำหรับเก็บข้อมูล ค่าเวลาชักตัวอย่าง ค่าความถี่ ค่าคาบ และค่าเวลาในการเริ่มการสับฉีดกระแสชดเชย

บรรทัดที่ 13 ถึง 31 คือ การประกาศตัวแปรที่จำเป็นสำหรับ วิธี PSVD

บรรทัดที่ 32 ถึง 36 คือ การประกาศตัวแปรที่จำเป็นสำหรับการคำนวณตรวจจับฮาร์มอนิก ด้วยวิธี PQF ร่วมกับ PSVD

บรรทัดที่ 37 ถึง 45 คือ การประกาศตัวแปรที่จำเป็นสำหรับระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีใช้อินพุต error และ error rate

บรรทัดที่ 46 ถึง 48 คือ การประกาศตัวแปรที่จำเป็นสำหรับระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 49 ถึง 51 คือ การกำหนดสร้างช่องทางในการติดต่อสื่อสารระหว่างบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit และโปรแกรม Simulink/matlab โดยกำหนดให้ช่องอินพุตชื่อ ichan1 และช่องเอาต์พุตชื่อ ochan1

บรรทัดที่ 55 คือ การกำหนดค่าเริ่มต้นใช้งานของบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit ตามฟังก์ชัน TARGET_INITIALIZE();

บรรทัดที่ 56 ถึง 58 คือ การเปิดใช้งานช่องอินพุต RTDX (ichan1) และช่องเอาต์พุต RTDX (ochan1) สำหรับการรับส่งข้อมูลผ่านช่องทาง RTDX

บรรทัดที่ 61 ถึง 62 คือ การสั่งใช้งานฟังก์ชัน RTDX Read เพื่อรับข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 63 ถึง 64 คือ การสั่งใช้งานฟังก์ชัน rtdxsumdiff

บรรทัดที่ 65 ถึง 74 คือ การสั่งใช้งานฟังก์ชัน RTDX Write เพื่อส่งข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 75 ถึง 215 คือ รายละเอียดของฟังก์ชัน fuzzy (error และ error rate)

บรรทัดที่ 216 ถึง 341 คือ รายละเอียดของฟังก์ชัน rtdxsumdiff โดยสามารถแสดงได้ดังนี้

บรรทัดที่ 219 ถึง 227 คือ การกำหนดช่องทางสำหรับรับค่าอินพุตของบอร์ด DSP รุ่น TMS320C2000™ สำหรับรับข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 228 ถึง 256 คือ การคำนวณวิธี PSVD ของเฟส M

บรรทัดที่ 257 ถึง 285 คือ การคำนวณวิธี PSVD ของเฟส T

บรรทัดที่ 286 ถึง 290 คือ การคำนวณของระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 291 ถึง 330 คือ การคำนวณตรวจจับฮาร์โมนิกด้วยวิธี PQF ร่วมกับ PSVD
บรรทัดที่ 231 ถึง 341 คือ การคำนวณของระบบควบคุมกระแสชดเชยด้วย
ตัวควบคุมพีซีลอจิกกรณีใช้อินพุต error และ error rate
บรรทัดที่ 342 ถึง 345 คือ การกำหนดช่องทางสำหรับรับค่าอินพุตของบอร์ด DSP
รุ่น TMS320C2000™ สำหรับส่งข้อมูลไปยังโปรแกรม Simulink/matlab

ภาคผนวก ค

โค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในรูปกรณีใช้

ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีใช้อินพุต

error และ sum error

โค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในรูปกรณีใช้ระบบควบคุม
กระแสดเซยด้วยตัวควบคุมพีชชีลอจิกกรณีใช้อินพุต error และ sum error

```
//=====RTDXTest.c=====//  
  
//EDIT Copyright 2000-2008 The MathWorks, Inc //  
  
1. #include "target.h"  
2. #include <stdio.h>  
3. #include <rtdx.h>  
4. #include "math.h"  
5. void rtdxsumdiff(float*in1, float*out1); /*function RTDX test*/  
6. void fuzzy(float e,float se);  
7. float din1[9];  
8. float dout1[2];  
9. float A0n[1666];  
10. //---- Global variable ----//  
11. float Ts=0.00001,f=60;  
12. int ts=6000,N=1666;  
13. //---- Parameter of PSVD ----//  
14. double a[3]={1,-1.99733427181253,0.997337820139629};  
15. double b[3]={8.87081773648379e-07,1.77416354729676e-  
06,8.87081773648379 e-07};  
16. double x[3];  
17. double y[3];  
18. double x1[3];  
19. double y1[3];  
20. double x2[3];  
21. double y2[3];  
22. double x3[3];  
23. double y3[3];  
24. float w=376.9911;  
25. float zeta_m,zeta_t;  
26. float vFun_m,vFun_t;  
27. float y_m,y_t;  
28. float x_m,x_t;  
29. int point_m=416, point_t=833;
```

```

30. float vma,vmb,pm,qm,pmdc,qmdc,vma,vmb,ima,imb,Am,vmma,vmmb;
31. float vta,vtb,pt,qt,ptdc,qt dc,vta,vtb,ita,itb,At,vtta,vttb;
32. //----- Parameter of PQF Harmonic Detection with PSVD -----//
33. double p,q,pac,pdc,ireft,irefm,icm,ict;
34. double vsm,vst,ilm,ilt,vc;
35. float A0,A0o,pc,A;
36. int k=0,j=0,g=0,h=0,M;
37. //----- Parameter of Fuzzy Logic current control (error) -----//
38. float UM,UT,s,e,em=0,et=0,num,den,se,eom,eot;
39. int e1=-2,e2=-1,e3=0,e4=1,e5=2;
40. int se1=-1,se2=0,se3=1;
41. int v1=-1700,v2=-850,v3=0,v4=850,v5=1700;
42. double mfe1,mfe2,mfe3,mfe4,mfe5;
43. double mfse1,mfse2,mfse3;
44. double mf1,mf2,mf3,mf4,mf5,mf6,mf7;
45. double V1,V2,V3,V4,V5,V6,V7;
46. //----- Parameter of PI DC bus voltage control----- //
47. float kpv=21760,kiv=1741325.88,evkp,evki,sev,ev=0;
48. int VDC=1700;
49. //----- Parameter of Zero Crossing Detection----- //
50. float sem,set,vsm_old,vst_old,zm,zt;
51. /*-- defines RTDX channels -*/
52. RTDX_CreateInputChannel (ichan1); /* Channel from which to receive filter
input */
53. RTDX_CreateOutputChannel(ochan1); /* Channel to output coefficient
updates*/
54. /*----- main -----*/
55. void main()
56. {
57. TARGET_INITIALIZE(); /* Target-specific initialization */
58. /* Enable channels */
59. RTDX_enableInput (&ichan1);
60. RTDX_enableOutput(&ochan1);
61. while (1)
62. {
63. /* Read inputs from host */

```

```

64.   RTDX_read( &ichan1, din1, 9* sizeof(long) );
65.   /* Call function RTDX Test */
66.   rtdxsumdiff(din1,dout1);
67.   /* Write outputs to host */
68.   while ( RTDX_writing != NULL )
69.   { /* wait for previous write to complete */
70.     #if RTDX_POLLING_IMPLEMENTATION
71.     RTDX_Poll();
72.     #endif
73.   }
74.   RTDX_write( &ochan1, dout1,2* sizeof(long) );
75.   }
76. }
77. void fuzzy (float e,float se)
78. {
79.   //----- Fuzzification -----//
80.   if (e<=e2)
81.   {if (e<=e1)
82.   {mfe1=1;}
83.   if (e>e1 && e<=e2)
84.   {mfe1=(e2-e)/(e2-e1);}}
85.   else
86.   {mfe1=0;}
87.   if (e>=e1 && e<=e3)
88.   {if (e==e2)
89.   {mfe2=1;}
90.   if (e<e2 && e>=e1)
91.   {mfe2=(e-e1)/(e2-e1);}
92.   if (e>e2 && e<=e3)
93.   {mfe2=(e3-e)/(e3-e2);}}
94.   else
95.   {mfe2=0;}
96.   if(e>=e2 && e<=e4)
97.   {if (e==e3)
98.   {mfe3=1;}
99.   if (e<e3 && e>=e2)

```

```
100. {mfe3=(e-e2)/(e3-e2);}
101. if (e>e3 && e<=e4)
102. {mfe3=(e4-e)/(e4-e3);}
103. else
104. {mfe3=0;}
105. if (e>=e3 && e<=e5)
106. {if (e==e4)
107. {mfe4=1;}
108. if (e<e4 && e>=e3)
109. {mfe4=(e-e3)/(e4-e3);}
110. if (e>e4 && e<=e5)
111. {mfe4=(e5-e)/(e5-e4);}
112. else
113. {mfe4=0;}
114. if (e>=e4)
115. {if (e>=e5)
116. {mfe5=1;}
117. if (e<e5 && e>=e4)
118. {mfe5=(e-e4)/(e5-e4);}
119. else
120. {mfe5=0;}
121. if (se<=se2)
122. {
123. if (se<=se1)
124. {mfse1=1;}
125. else if (se>se1 && se<=se2)
126. { mfse1=((se2-se)/(se2-se1));}
127. }
128. else
129. {mfse1=0;}
130. if (se>=se1 && se<=se3)
131. {if (se==se2)
132. {mfse2=1;}
133. else if (se<se2 && se>=se1)
134. {mfse2=(se-se1)/(se2-se1);}
135. else if (se>se2 && se<=se3)
```

```
136. {mfse2=(se3-se)/(se3-se2);}
137. }
138. else
139. {mfse2=0;}
140. if (se>=se2)
141. {
142. if (se>=se3)
143. {mfse3=1;}
144. else if (se<se3 && se>=se2)
145. {mfse3=(se-se2)/(se3-se2);}
146. }
147. else
148. {mfse3=0;}
149. //---- rule 1 ----//
150. if (mfe1>0)
151. {mf1=mfe1;
152. V1=v1*mfe1;}
153. else
154. {mf1=0;
155. V1=0;}
156. //---- rule 2 ----//
157. if(mfe2>0)
158. {mf2=mfe2;
159. V2=v2*mfe2;}
160. else
161. {mf2=0;
162. V2=0;}
163. //---- rule 3 - 5 ----//
164. if (mfe3>0)
165. {
166. if (mfse1>0)
167. {if(mfse1>mfe3)
168. {mf3=mfe3;
169. V3=v2*mf3;}
170. if(mfse1<mfe3)
171. {mf3=mfse1;
```

```
172. V3=v2*mf3;}
173. else
174. {mf3=mfe3;
175. V3=v2*mf3;}
176. }
177. else
178. {mf3=0;
179. V3=0;}
180. if (mfse2>0)
181. {if(mfse2>mfe3)
182. {mf6=mfe3;
183. V6=v3*mf6;}
184. if(mfse2<mfe3)
185. {mf6=mfse2;
186. V6=v3*mf6;}
187. else
188. {mf6=mfe3;
189. V6=v3*mf6;}
190. }
191. else
192. {mf6=0;
193. V6=0;}
194. if (mfse3>0)
195. {if(mfse3>mfe3)
196. {mf7=mfe3;
197. V7=v4*mf7;}
198. if(mfse3<mfe3)
199. {mf7=mfse3;
200. V7=v4*mf7;}
201. else
202. {mf7=mfe3;
203. V7=v4*mf7;}
204. }
205. else
206. {mf7=0;
207. V7=0;}
```

```

208. }
209. //----- rule 6 -----//
210. if(mfe4>0)
211. {mf4=mfe4;
212. V4=v4*mfe4;}
213. else
214. {mf4=0;
215. V4=0;}
216. //----- rule 7 -----//
217. if(mfe5>0)
218. {mf5=mfe5;
219. V5=v5*mfe5;}
220. else
221. {mf5=0;
222. V5=0;}
223. num=(V1+V2+V3+V4+V5+V6+V7);
224. den=(mf1+mf2+mf3+mf4+mf5+mf6+mf7);
225. if (den==0)
226. {den=1e-12;}
227. s=num/den;}
228. /*-----Host and Taget with RTDX communication -----*/
229. void rtdxsumdiff(float*in1,float*out1)
230. {
231. vma=in1[0];
232. vmb=in1[1];
233. vta=in1[2];
234. vtb=in1[3];
235. ilm=in1[4];
236. ilt=in1[5];
237. icm=in1[6];
238. ict=in1[7];
239. vc=in1[8];
240. //----- PSVD phase m -----//
241. x_m=Ts*point_m;
242. y_m=w*x_m;
243. point_m=point_m+1;

```

```

244.  if(point_m>=N)
245.  {point_m=0;}
246.  zeta_m=y_m+(1.5708);
247.  vFun_m=sin(zeta_m);
248.  ima=(sqrt(3/2))*(sin(zeta_m));
249.  imb=(sqrt(3/2))*(-cos(zeta_m));
250.  Am=1/((ima*ima)+(imb*imb));
251.  pm=(vma*ima)+(vmb*imb);
252.  qm=(vmb*ima)-(vma*imb);
253.  x[0]=pm;
254.  y[0]=(b[0]*x[0] + (b[1]*x[1] + (b[2]*x[2] - (a[1]*y[1] - (a[2]*y[2]));
255.  x[2]=x[1];
256.  x[1]=x[0];
257.  y[2]=y[1];
258.  y[1]=y[0];
259.  pmdc=y[0];
260.  x1[0]=qm;
261.  y1[0]=(b[0]*x1[0] + (b[1]*x1[1] + (b[2]*x1[2] - (a[1]*y1[1] - (a[2]*y1[2]);
262.  x1[2]=x1[1];
263.  x1[1]=x1[0];
264.  y1[2]=y1[1];
265.  y1[1]=y1[0];
266.  qmdc=y1[0];
267.  vmma=Am*((pmdc*ima)-(qmdc*imb));
268.  vmmb=Am*((pmdc*imb)-(qmdc*ima));
269.  //----- PSVD phase t -----//
270.  x_t=Ts*point_t;
271.  y_t=w*x_t;
272.  point_t=point_t+1;
273.  if(point_t>=N)
274.  {point_t=0;}
275.  zeta_t=y_t+(1.5708);
276.  vFun_t=sin(zeta_t);
277.  ita=(sqrt(3/2))*(sin(zeta_t));
278.  itb=(sqrt(3/2))*(-cos(zeta_t));
279.  pt=(vta*ita)+(vtb*itb);

```

```

280. qt=(vtb*ita)-(vta*itb);
281. x2[0]=pt;
282. y2[0]=(b[0]*x2[0]) + (b[1]*x2[1]) + (b[2]*x2[2]) - (a[1]*y2[1]) - (a[2]*y2[2]);
283. x2[2]=x2[1];
284. x2[1]=x2[0];
285. y2[2]=y2[1];
286. y2[1]=y2[0];
287. ptdc=y2[0];
288. x3[0]=qt;
289. y3[0]=(b[0]*x3[0]) + (b[1]*x3[1]) + (b[2]*x3[2]) - (a[1]*y3[1]) - (a[2]*y3[2]);
290. x3[2]=x3[1];
291. x3[1]=x3[0];
292. y3[2]=y3[1];
293. y3[1]=y3[0];
294. qtdc=y3[0];
295. At=1/((ita*ita)+(itb*itb));
296. vtta=At*((ptdc*ita)-(qtdc*itb));
297. vttb=At*((ptdc*itb)-(qtdc*ita));
298. //----- PI DC bus voltage control -----//
299. ev=VDC-vc;
300. evkp=ev*kpv;
301. evki=evki+(ev*kiv*Ts);
302. sev=evki+evkp;
303. //----- PQF Harmonic Detection with PSVD -----//
304. if(g<=ts)
305. {M=0;
306. g=g+1;}
307. if(g>ts)
308. {M=1;}
309. if (h<=N/4)
310. {
311. p=0;
312. q=0;
313. h=h+1;
314. }
315. if (h>N/4)

```

```

316.  {
317.  p=(vmma*ilm)+(vtta*ilt);
318.  q=(-vtta*ilm)+(vmma*ilt);
319.  }
320.  if(k>=0 && k<N)
321.  {
322.  A0n[k]=(2/N)*p;
323.  A0=A0+A0n[k];
324.  pdc=A0/2;
325.  k=k+1;
326.  }
327.  if(k>=N)
328.  {
329.  A0o=A0-A0n[j];
330.  A0n[j]=(2/N)*p;
331.  A0=A0o+A0n[j];
332.  pdc=A0/2;
333.  j=j+1;
334.  }
335.  if(j==N)
336.  {j=0;}
337.  pdc=A0/2;
338.  pac=p-pdc;
339.  pc=pac-sev;
340.  A=((vmma*vmma)+(vtta*vtta));
341.  ireft=(((pc*vtta)+(q*vmma))/A)*M;
342.  irefm=(((pc*vmma)-(q*vtta))/A)*M;
343.  //----- Fuzzy Logic Current Control (error and sum error) -----//
344.  if (vsm*vsm_old < 0)
345.  {zm=1;}
346.  else
347.  {zm=0;}
348.  if (vst*vst_old < 0)
349.  {zt=1;}
350.  else
351.  {zt=0;}

```

```

352.  if(zm==1)
353.  {sem=0;}
354.  else
355.  {sem=sem+em;}
356.  if(zt==1)
357.  {set=0;}
358.  else
359.  {set=set+et;}
360.  vsm_old=vsm;
361.  vst_old=vst;
362.  em=irefm-icm;
363.  et=ireft-ict;
364.  fuzzy(em,sem);
365.  UM=s;
366.  fuzzy(et,set);
367.  UT=s;
368.  /* Sending Output*/
369.  out1[0]=UM;
370.  out1[1]=UT ;
371.  return;
372.  }

```

การอธิบายโค้ดโปรแกรมภาษาซีการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในรูปกรณีใช้ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีใช้อินพุต error และ sum error

บรรทัดที่ 1 ถึง 4 คือ การประกาศไลบรารีที่จำเป็นสำหรับการเรียกใช้งานบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit ช่องสื่อสารแบบ RTDX และฟังก์ชันพื้นฐานต่าง ๆ ของภาษาซี

บรรทัดที่ 5 คือ การประกาศสร้างฟังก์ชัน rtdxsumdiff

บรรทัดที่ 6 คือ การประกาศสร้างฟังก์ชัน fuzzy (error และ sum error)

บรรทัดที่ 7 ถึง 12 คือ การประกาศตัวแปรสำหรับเก็บข้อมูล ค่าเวลาชักตัวอย่าง ค่าความถี่ ค่าคาบ และค่าเวลาในการเริ่มการสับฉีดกระแสชดเชย

บรรทัดที่ 13 ถึง 31 คือ การประกาศตัวแปรที่จำเป็นสำหรับ วิธี PSVD

บรรทัดที่ 32 ถึง 36 คือ การประกาศตัวแปรที่จำเป็นสำหรับการคำนวณตรวจจับฮาร์มอนิก ด้วยวิธี PQF ร่วมกับ PSVD

บรรทัดที่ 37 ถึง 45 คือ การประกาศตัวแปรที่จำเป็นสำหรับระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีย์ใช้อินพุต error และ sum error

บรรทัดที่ 46 ถึง 48 คือ การประกาศตัวแปรที่จำเป็นสำหรับระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 49 ถึง 50 คือ การประกาศตัวแปรที่จำเป็นสำหรับการตรวจจับข้ามศูนย์ (zero crossing detector)

บรรทัดที่ 51 ถึง 53 คือ การกำหนดสร้างช่องทางในการติดต่อสื่อสารระหว่างบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit และโปรแกรม Simulink/matlab โดยกำหนดให้ช่องอินพุตชื่อ ichan1 และช่องเอาต์พุตชื่อ ochan1

บรรทัดที่ 57 คือ การกำหนดค่าเริ่มต้นใช้งานของบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit ตามฟังก์ชัน TARGET_INITIALIZE();

บรรทัดที่ 58 ถึง 60 คือ การเปิดใช้งานช่องอินพุต RTDX (ichan1) และช่องเอาต์พุต RTDX (ochan1) สำหรับการรับส่งข้อมูลผ่านช่องทาง RTDX

บรรทัดที่ 63 ถึง 64 คือ การสั่งใช้งานฟังก์ชัน RTDX Read เพื่อรับข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 65 ถึง 66 คือ การสั่งใช้งานฟังก์ชัน rtdxsumdiff

บรรทัดที่ 67 ถึง 76 คือ การสั่งใช้งานฟังก์ชัน RTDX Write เพื่อส่งข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 77 ถึง 227 คือ รายละเอียดของฟังก์ชัน fuzzy (error และ sum error)

บรรทัดที่ 228 ถึง 367 คือ รายละเอียดของฟังก์ชัน rtdxsumdiff โดยสามารถแสดงได้ดังนี้

บรรทัดที่ 231 ถึง 239 คือ การกำหนดช่องทางสำหรับรับค่าอินพุตของบอร์ด DSP รุ่น TMS320C2000™ สำหรับรับข้อมูลจากโปรแกรม Simulink/matlab

บรรทัดที่ 240 ถึง 268 คือ การคำนวณวิธี PSVD ของเฟส M

บรรทัดที่ 269 ถึง 297 คือ การคำนวณวิธี PSVD ของเฟส T

บรรทัดที่ 298 ถึง 302 คือ การคำนวณของระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 303 ถึง 342 คือ การคำนวณตรวจจับฮาร์มอนิกด้วยวิธี PQF ร่วมกับ PSVD

บรรทัดที่ 343 ถึง 367 คือ การคำนวณของระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีย์ใช้อินพุต error และ sum error

บรรทัดที่ 368 ถึง 372 คือ การกำหนดช่องทางสำหรับรับค่าอินพุตของบอร์ด DSP รุ่น TMS320C2000™ สำหรับส่งข้อมูลไปยังโปรแกรม Simulink/matlab

ภาคผนวก ง

โค้ดโปรแกรมภาษาซีการควบคุมวงจรรองกำลังแอกทีฟแบบขนานกรณีใช้
ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีชชีลอจิกกรณีใช้อินพุต error
และ sum error

โค้ดโปรแกรมภาษาซีการควบคุมวงจรรองกำลังแอกทีฟแบบขนานกรณีใช้ระบบควบคุม
กระแสชดเชยด้วยตัวควบคุมฟัซซีลอจิกกรณีใช้อินพุต error และ sum error

```

#####
/** FUZZY CURRENT CONTROLLER (ERROR AND SUM ERROR) **
#####
//Device Headerfile and Examples Include File
1. #include "DSP2833x_Device.h" // Device Headerfile and Examples Include File
2. #include "DSP2833x_Examples.h"
3. #include <stdio.h>
4. #include <stdlib.h>
5. #include "math.h"
6. #include "IQmathLib.h"
7. // ADC start parameters
8. #if (CPU_FRQ_150MHZ) // Default - 150 MHz SYSCLKOUT
9. #define ADC_MODCLK 0x3 // HSPCLK = SYSCLKOUT/2*ADC_MODCLK2 =
150/(2*3) = 25.0 MHz
10. #endif
11. #define ADC_CKPS 0x0 // ADC module clock = HSPCLK/1 = 25.5MHz/(1) =
25.0 MHz
12. #define ADC_SHCLK 0x1 // S/H width in ADC module periods = 2 ADC cycle
13. void delay_loop(void);
14. void Gpio_select(void);
15. void DACport(int16 var,int Chan);
16. void CalProgram(void);
17. void Plcontroller_V(int32 ErVdc);
18. void SWFA_P(float Ptotal);
19. void Fuzzy(float e,float er);
20. // Global variable //
21. int16 var;
22. int32 M,T,C,D,Bwo=4800;
23. int32 adc_1,adc_2,adc_3,adc_4,adc_5,adc_6,adc_7;
24. int32 iLm,iLt,Vpcc_m,Vpcc_t,Vdc,iCm,iCt,iCt_ref,iCm_ref;
25. int16 N=500;
26. // Parameter of PQC Detection
27. int32 P,Q,PAC,A,Ptotal1;

```

```

28.  int16 k=0,j=0;
29.  int32 And=0,A0d=0;
30.  int32 Ad[500];
31.  // Parameter of PI Controller in Voltage Loop
32.  int32 Vref=60,Ki_V=1390, Kp_V=1250;
33.  int32 ErVdc,Pdc,Uk=0,Ui_old=0,Ui_new,ui;
34.  // Parameter of Fuzzy Controller //
35.  int16 e1=-14,e2=-7,e3=0,e4=7,e5=14;
36.  int16 se1=-7,se2=0,se3=7;
37.  int16 v1=-60,v2=-30,v3=0,v4=30,v5=60;
38.  int32 mfe1,mfe2,mfe3,mfe4,mfe5;
39.  int32 mfer1,mfse2,mfse3;
40.  int32 mf1,mf2,mf3,mf4,mf4,mf5,mf6,mf7;
41.  int32 num,den,ulm,ult;
42.  int32 V,V1,V2,V3,V4,V5,V6,V7;
43.  int32 s,e,em,et,Vpcc_mo,Vpcc_to,eto,sem,set;
44.  void main(void)
45.  {
46.  InitSysCtrl();
47.  EALLOW;
48.  SysCtrlRegs.HISPCP.all = ADC_MODCLK; // HSPCLK =
    SYSCLKOUT/ADC_MODCLK
49.  EDIS;
50.  Gpio_select();
51.  DINT;
52.  InitPieCtrl();
53.  IER = 0x0000;
54.  IFR = 0x0000;
55.  InitPieVectTable();
56.  InitAdc(); // For this example, init the ADC
57.  AdcRegs.ADCTRL1.bit.ACQ_PS = ADC_SHCLK;
58.  AdcRegs.ADCTRL1.bit.SEQ_CASC = 1; // 1 Cascaded mode
59.  AdcRegs.ADCTRL1.bit.CONT_RUN = 1; // Setup continuous run
60.  AdcRegs.ADCTRL1.bit.SEQ_OVRD = 1; // Enable Sequencer override
    feature
61.  AdcRegs.ADCTRL2.all = 0x2000;

```

```

62.  AdcRegs.ADCTRL3.bit.ADCCLKPS = ADC_CKPS;
63.  AdcRegs.ADCMAXCONV.bit.MAX_CONV1=0xf;
64.  AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0x0;   //A0
65.  AdcRegs.ADCCHSELSEQ1.bit.CONV01 = 0x1;   //A1
66.  AdcRegs.ADCCHSELSEQ1.bit.CONV02 = 0x2;   //A2
67.  AdcRegs.ADCCHSELSEQ1.bit.CONV03 = 0x3;   //A3
68.  AdcRegs.ADCCHSELSEQ2.bit.CONV04 = 0x4;   //A4
69.  AdcRegs.ADCCHSELSEQ2.bit.CONV05 = 0x5;   //A5
70.  AdcRegs.ADCCHSELSEQ2.bit.CONV06 = 0x6;   //A6
71.  AdcRegs.ADCCHSELSEQ2.bit.CONV07 = 0x7;   //A7
72.  AdcRegs.ADCCHSELSEQ3.bit.CONV08 = 0x8;   //B0
73.  AdcRegs.ADCCHSELSEQ3.bit.CONV09 = 0x9;   //B1
74.  AdcRegs.ADCCHSELSEQ3.bit.CONV10 = 0x0A;  //B2
75.  AdcRegs.ADCCHSELSEQ3.bit.CONV11 = 0x0B;  //B3
76.  AdcRegs.ADCCHSELSEQ4.bit.CONV12 = 0x0C;  //B4
77.  AdcRegs.ADCCHSELSEQ4.bit.CONV13 = 0x0D;  //B5
78.  AdcRegs.ADCCHSELSEQ4.bit.CONV14 = 0x0E;  //B6
79.  AdcRegs.ADCCHSELSEQ4.bit.CONV15 = 0x0F;  //B7
80.  AdcRegs.ADCST.bit.INT_SEQ1_CLR = 1;
81.  PieCtrlRegs.PIEIER1.bit.INTx7 = 1;
82.  EINT; // Enable Global interrupt INTM
83.  ERTM; // Enable Global realtime interrupt DBGM
84.  for(;;)
85.  {CalProgram();}
86.  }
87.  void Gpio_select(void)
88.  {
89.  EALLOW;
90.  GpioCtrlRegs.GPAMUX1.all = 0x0000;
91.  GpioCtrlRegs.GPBMUX1.all = 0x0000; // GPIO functionality GPIO32-GPIO47
92.  GpioCtrlRegs.GPCMUX1.all = 0x0000; // GPIO functionality GPIO64-GPIO79
93.  GpioCtrlRegs.GPADIR.all = 0xFFFF;
94.  GpioCtrlRegs.GPBDIR.all = 0xFFFF; // GPIO32-GPIO47 are output
95.  GpioCtrlRegs.GPCDIR.all = 0xFFFF; // GPIO64-GPIO79 are output
96.  EDIS;
97.  }

```

```

98. void CalProgram(void)
99. {
100.  GpioDataRegs.GPADAT.bit.GPIO12 = ~GpioDataRegs.GPADAT.bit.GPIO12; //One
    Cycle Calculation
101.  //=====Starting ADC process=====//
102.  //////////// Recieve iL ////////////
103.  adc_1 = (AdcRegs.ADCRESULT1>>4); //iLm
104.  adc_2 = (AdcRegs.ADCRESULT2>>4); //iLt
105.  //////////// Recieve iC ////////////
106.  adc_3 = (AdcRegs.ADCRESULT3>>4); //iCm
107.  adc_4 = (AdcRegs.ADCRESULT4>>4); //iCt
108.  //////////// Recieve Vpcc ////////////
109.  adc_5 = (AdcRegs.ADCRESULT9>>4); //Vpcc,m
110.  adc_6 = (AdcRegs.ADCRESULT10>>4); //Vpcc,t
111.  //////////// Recieve Vdc ////////////
112.  adc_7 = (AdcRegs.ADCRESULT11>>4); //Vdc
113.  //////////// Set value of ADC ////////////
114.  iLm = (adc_1-2048);
115.  iLt = (adc_2-2048);
116.  iCm = (adc_3-2048);
117.  iCt = (adc_4-2048);
118.  Vpcc_m =(adc_5-2048);
119.  Vpcc_t =(adc_6-2048);
120.  Vdc = ((adc_7*710)/10000);
121.  //=====Voltage Control=====//
122.  ErVdc=Vref-Vdc;
123.  Plcontroller_V(ErVdc);
124.  //=====PQF=====//
125.  //////////// Active Power Calculation ////////////
126.  P=((Vpcc_m*iLm)+(Vpcc_t*iLt));
127.  Q=(-1*Vpcc_t*iLm)+(Vpcc_m*iLt);
128.  //////////// SWFA Filter ////////////
129.  SWFA_P(P);
130.  //////////// Reference Current Calculation ////////////
131.  PAC=P-Ptotal1-(1171*Pdc);
132.  A=((Vpcc_m*Vpcc_m)+(Vpcc_t*Vpcc_t));

```

```

133.  iCt_ref=((PAC*Vpcc_t)+(Q*Vpcc_m))/A;
134.  iCm_ref=((PAC*Vpcc_m)-(Q*Vpcc_t))/A;
135.  //=====Current Control=====//
136.  //=====error=====//
137.  em=iCm_ref-(iCm);
138.  et=iCt_ref-(iCt);
139.  //=====Zero Crossing and Sum Error=====//
140.  sem=sem+em;
141.  set=set+et;
142.  if (Vpcc_m*Vpcc_mold < 0)
143.  {sem=0;}
144.  if (Vpcc_t*Vpcc_told < 0)
145.  {set=0;}
146.  Vpcc_mold=Vpcc_m;
147.  Vpcc_told=Vpcc_t;
148.  //=====Fuzzy Error and Sum Error=====//
149.  Fuzzy(em,sem);
150.  ulm=V;
151.  Fuzzy(et,set);
152.  ult=V;
153.  //=====Sending output process=====//
154.  // 1 V = 3200
155.  // Triangle offset maximum is 3.2 V = 10450
156.  // limit DAC 5 V = 16000
157.  M=ulm*(4000/60);
158.  T=ult*(4000/60);
159.  DACport(M+Bwo,1);
160.  DACport(T+Bwo,2);
161.  //=====End output process=====//
162.  }
163.  void Plcontroller_V(int32 ErVdc)
164.  {
165.  Uk=Kp_V*ErVdc;
166.  ui=(Ki_V*ErVdc)/25000;
167.  Ui_new=ui+ Ui_old;
168.  Pdc=(Uk+ Ui_new)/1000;//Pdc

```

```
169.  Ui_old =Ui_new;
170.  if (Pdc<-100) {Pdc=-100;}
171.  if (Pdc>100) {Pdc=100;}
172.  }
173.  void SWFA_P(float P)
174.  {
175.  if (k>=0 && k<N){
176.  Ad[k] = P;
177.  And = And+Ad[k];
178.  A0d = And/N;
179.  Ptotal1 = A0d;
180.  k = k+1;
181.  if (k>=N) {
182.  k = N;
183.  }
184.  }
185.  if (k==N) {
186.  And = And-Ad[j];
187.  Ad[j] = P;
188.  And = And+Ad[j];
189.  A0d = And/N;
190.  Ptotal1 = A0d;
191.  j = j+1;
192.  if (j == N) {
193.  j = 0;
194.  }
195.  }
196.  }
197.  void Fuzzy(float e,float se)
198.  {
199.  //=====mfe1=====//
200.  if(e<=e2)
201.  {
202.  if(e<=e1)
203.  {mfe1=1;}
204.  else if(e>e1 && e<=e2)
```

```
205. { mfe1=(e2-e)/(e2-e1);}
206. }
207. else
208. { mfe1=0;}
209. //=====mfe2=====//
210. if(e>=e1 && e<=e3)
211. {
212.   if(e==e2)
213.   {mfe2=1;}
214.   else if(e>=e1 && e<e2)
215.   { mfe2=(e-e1)/(e2-e1);}
216.   else if(e>e2 && e<=e3)
217.   { mfe2=(e3-e)/(e3-e2);}
218. }
219. else
220. { mfe2=0;}
221. //=====mfe3=====//
222. if(e>=e2 && e<=e4)
223. {
224.   if(e==e3)
225.   {mfe3=1;}
226.   else if(e>=e2 && e<e3)
227.   { mfe3=(e-e2)/(e3-e2);}
228.   else if(e>e3 && e<=e4)
229.   { mfe3=(e4-e)/(e4-e3);}
230. }
231. else
232. { mfe3=0;}
233. //=====mfe4=====//
234. if(e>=e3 && e<=e5)
235. {
236.   if(e==e4)
237.   {mfe4=1;}
238.   else if(e>=e3 && e<e4)
239.   { mfe4=(e-e3)/(e4-e3);}
240.   else if(e>e4 && e<=e5)
```

```
241. { mfe4=(e5-e)/(e5-e4);}
242. }
243. else
244. { mfe4=0;}
245. //=====mfe5=====//
246. if(e>=e4)
247. {
248. if(e>=e5)
249. {mfe5=1;}
250. else if(e>=e4 && e<e5)
251. { mfe5=(e-e4)/(e5-e4);}
252. }
253. else
254. { mfe5=0;}
255. //=====mfse1=====//
256. if(se<=se2)
257. {
258. if(se<=se1)
259. {mfse1=1;}
260. else if(se>se1 && se<=se2)
261. { mfer1=(se2-se)/(se2-se1);}
262. }
263. else
264. { mfse1=0;}
265. //=====mfse2=====//
266. if(se>=se1 && se<=se3)
267. {
268. if(se==se2)
269. {mfse2=1;}
270. else if(se>=se1 && se<se2)
271. { mfse2=(se-se1)/(se2-se1);}
272. else if(se>se2 && se<=se3)
273. { mfse2=(se3-se)/(se3-se2);}
274. }
275. else
276. { mfse2=0;}
```

```
277. //=====mfse3=====//
278. if(se>=se2)
279. {
280.   if(se>=se3)
281.     {mfse3=1;}
282.   else if(se>=se2 && se<se3)
283.     { mfse3=(se-se2)/(se3-se2);}
284.   }
285. else
286.   { mfse3=0;}
287. //=====rule 1=====//
288. if (mfe1>0)
289.   {mf1=mfe1;
290.    V1=v1*mfe1;}
291. else
292.   {mf1=0;
293.    V1=0;}
294. //=====rule 2=====//
295. if (mfe2>0)
296.   {mf2=mfe2;
297.    V2=v2*mfe2;}
298. else
299.   {mf2=0;
300.    V2=0;}
301. //=====rule 3,4,5=====//
302. if (mfe3>0)
303.   {
304.     if(mfse1>0)
305.       {if(mfse1>=mfe3)
306.        {mf3=mfe3;
307.         V3=v4*mf3;}}
308.     else if(mfse1<mfe3)
309.       {mf3=mfse1;
310.        V3=v4*mf3;}}
311.   else
312.     {mf3=0;
```

```
313. V3=0;}
314. if(mfse2>0)
315. {if(mfse2>=mfe3)
316. {mf4=mfe3;
317. V4=v3*mf4;}
318. else if(mfse2<mfe3)
319. {mf4=mfse2;
320. V4=v3*mf4;}}
321. else
322. {mf4=0;
323. V4=0;}
324. if(mfse3>0)
325. {if(mfse3>=mfe3)
326. {mf5=mfe3;
327. V2=v2*mf5;}
328. else if (mfse3<mfe3)
329. {mf5=mfse3;
330. V2=v2*mf5;}}
331. else
332. {mf5=0;
333. V5=0;}
334. }
335. else
336. {
337. mf3=0;
338. mf4=0;
339. mf5=0;
340. V3=0;
341. V4=0;
342. V5=0;
343. }
344. //=====rule 6=====//
345. if (mfe4>0)
346. {mf6=mfe4;
347. V6=v4*mf6;}
348. else
```

```

349.  {mf6=0;
350.  V6=0;}
351.  //=====rule 7=====//
352.  if (mfe5>0)
353.  {mf7=mfe5;
354.  V7=v5*mf7;}
355.  else
356.  {mf7=0;
357.  V7=0;}
358.  //=====defuzzy=====//
359.  num=(V1+V2+V3+V4+V5+V6+V7);
360.  den=(mf1+mf2+mf3+mf4+mf5+mf6+mf7);
361.  V=num/den;
362.  }
363.  void DACport(int16 var,int Chan)
364.  {
365.  if (var < 0) {var = 0;}
366.  if (var > 16000){var = 16000;}
367.  if (Chan == 1)
368.  {
369.  GpioDataRegs.GPBDAT.all = 0xff00; //initial
370.  GpioDataRegs.GPCDAT.all = var; //load data
371.  GpioDataRegs.GPBDAT.all = 0xff00;
372.  GpioDataRegs.GPBDAT.all = 0xfe00; //load input latch WR=1
373.  GpioDataRegs.GPBDAT.all = 0xbe00; // WR=0
374.  delay_loop();
375.  GpioDataRegs.GPBDAT.all = 0xfd00; //load D/A latch WR=1
376.  GpioDataRegs.GPBDAT.all = 0xbd00; // WR=0
377.  delay_loop();
378.  }
379.  if (Chan == 2)
380.  {
381.  GpioDataRegs.GPBDAT.all = 0xff00; //initial
382.  GpioDataRegs.GPCDAT.all = var; //load data
383.  GpioDataRegs.GPBDAT.all = 0xff00;
384.  GpioDataRegs.GPBDAT.all = 0xfb00; //load input latch WR=1

```

```
385.  GpioDataRegs.GPBDAT.all = 0xbb00;  //      WR=0
386.  delay_loop();
387.  GpioDataRegs.GPBDAT.all = 0xf700;  //load D/A latch  WR=1
388.  GpioDataRegs.GPBDAT.all = 0xb700;  //      WR=0
389.  delay_loop();
390.  }
391.  if (Chan == 3)
392.  {
393.  GpioDataRegs.GPBDAT.all = 0xff00;  //initial
394.  GpioDataRegs.GPCDAT.all = var;    //load data
395.  GpioDataRegs.GPBDAT.all = 0xff00;
396.  GpioDataRegs.GPBDAT.all = 0xef00;  //load input latch WR=1
397.  GpioDataRegs.GPBDAT.all = 0xaf00;  //      WR=0
398.  delay_loop();
399.  GpioDataRegs.GPBDAT.all = 0xdf00;  //load D/A latch  WR=1
400.  GpioDataRegs.GPBDAT.all = 0x9f00;  //      WR=0
401.  delay_loop();
402.  }
403.  }
404.  void delay_loop(void)
405.  {
406.  short i;
407.  for (i = 0; i < 10; i++) {}
408.  }
```

การอธิบายโค้ดโปรแกรมภาษาซีการควบคุมวงจรรอกกำลังแอกทีฟแบบขนานกรณีใช้ระบบ

ควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีใช้อินพุต error และ sum error

บรรทัดที่ 1 ถึง 6 คือ การประกาศไลบรารีที่จำเป็นสำหรับการเรียกใช้งานบอร์ด DSP รุ่น eZdspTMF28335 และฟังก์ชันพื้นฐานต่าง ๆ ของภาษาซี

บรรทัดที่ 6 ถึง 12 คือ การตั้งค่า CPU และการตั้งค่าการใช้งานพอร์ต ADC ของบอร์ด DSP รุ่น eZdspTMF28335

บรรทัดที่ 13 ถึง 19 คือ การประกาศสร้างฟังก์ชันสำหรับการคำนวณต่าง ๆ ที่จำเป็นในการควบคุมวงจรรอกกำลังแอกทีฟแบบขนาน

บรรทัดที่ 20 ถึง 25 คือ การประกาศตัวแปรทั่วไปที่จำเป็น

บรรทัดที่ 26 ถึง 30 คือ การประกาศตัวแปรที่จำเป็นสำหรับการคำนวณตรวจจับฮาร์มอนิกด้วยวิธี PQF

บรรทัดที่ 31 ถึง 33 คือ การประกาศตัวแปรที่จำเป็นสำหรับระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 34 ถึง 43 คือ การประกาศตัวแปรที่จำเป็นสำหรับระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีใช้อินพุต error และ sum error

บรรทัดที่ 44 ถึง 97 คือ การกำหนดค่าเริ่มต้นสำหรับการใช้งานบอร์ด DSP รุ่น eZdspTMF28335 และการกำหนดค่าเริ่มต้นของช่องทางการสื่อสาร ADC รวมถึงเรียกใช้ฟังก์ชันการคำนวณระบบควบคุมของวงจรรอกกำลังแอกทีฟแบบขนาน (CalProgram)

บรรทัดที่ 98 ถึง 162 คือ ฟังก์ชันการคำนวณระบบควบคุมของวงจรรอกกำลังแอกทีฟแบบขนาน (CalProgram) โดยสามารถแสดงรายละเอียดได้ดังนี้

บรรทัดที่ 102 ถึง 120 คือ ฟังก์ชันการรับค่าอินพุตสำหรับการคำนวณระบบควบคุมของวงจรรอกกำลังแอกทีฟแบบขนาน

บรรทัดที่ 121 ถึง 120 คือ การคำนวณของระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 124 ถึง 134 คือ การคำนวณตรวจจับฮาร์มอนิกด้วยวิธี PQF

บรรทัดที่ 135 ถึง 152 คือ การคำนวณของระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีลอจิกกรณีใช้อินพุต error และ sum error

บรรทัดที่ 153 ถึง 162 คือ การส่งเอาต์พุตสัญญาณอ้างอิงในการสวิตช์ออกนอกบอร์ด DSP รุ่น eZdspTMF28335 ผ่านทางพอร์ตเอาต์พุตของบอร์ดเข้าสู่วงจรแปลงดิจิตอลเป็นแอนาล็อก (ฟังก์ชัน DAC) สำหรับเป็นอินพุตให้กับวงจรเปรียบเทียบเพื่อนำสัญญาณอ้างอิงดังกล่าวไปเปรียบเทียบกับสัญญาณรูปสามเหลี่ยมจากวงจรพาหะแบบแอนาล็อกเพื่อสร้างสัญญาณพัลส์ในการควบคุมวงจโรจีบีทีของวงจรรอกกำลังแอกทีฟแบบขนานต่อไป

บรรทัดที่ 163 ถึง 172 คือ รายละเอียดของฟังก์ชันการคำนวณของระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

บรรทัดที่ 173 ถึง 196 คือ รายละเอียดของฟังก์ชันการคำนวณของวิธี SWFA

บรรทัดที่ 197 ถึง 362 คือ รายละเอียดของฟังก์ชันการคำนวณของระบบควบคุมกระแส
ชดเชยด้วยตัวควบคุมพีชชีลอจิกกรณีใช้อินพุต error และ sum error

บรรทัดที่ 363 ถึง 403 คือ รายละเอียดของฟังก์ชัน DAC

บรรทัดที่ 404 ถึง 408 คือ รายละเอียดของฟังก์ชันการหน่วงเวลา (delay_loop)

ภาคผนวก จ

บทความทางวิชาการที่ได้รับการตีพิมพ์ในระหว่างการศึกษา

รายชื่อบทความทางวิชาการที่ได้รับการตีพิมพ์ในการประชุมวิชาการระดับชาติ

1. ธวิน อุดมกิจปัญญา และ ทศพร ณรงค์ฤทธิ์, “การตรวจจับฮาร์มอนิกด้วยวิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่งสำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม”, *The 7th TNI Academia Conference 2021*, 21 พ.ค. 2560, หน้า 397-402.

2. ธวิน อุดมกิจปัญญา ทศพร ณรงค์ฤทธิ์ และ อาทิตย์ ศรีแก้ว, “การเปรียบเทียบตัวควบคุมพีไอและพีซีลอจิกสำหรับควบคุมกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนานในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม,” *การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 44*, น่าน, 17-19 พฤศจิกายน 2564, หน้า 85 – 88.

3. ธวิน อุดมกิจปัญญา และ ทศพร ณรงค์ฤทธิ์, “การออกแบบตัวควบคุมพีซีลอจิกสำหรับควบคุมกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนานในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม,” *การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 45*, นครนายก, 16-18 พฤศจิกายน 2565, หน้า 364 – 367.

4. S. Sirasugol, T. Domkitpanya, T. Narongrit and K. Areerak, "Harmonic Elimination of AC Electric Railway Systems Using Shunt Active Power Filters," *2024 12th International Electrical Engineering Congress (iEECON)*, Pattaya, Thailand, 2024, pp. 1-6, doi: 10.1109/iEECON60677.2024.10537979.

รายชื่อบทความทางวิชาการที่ได้รับการตีพิมพ์ในวารสารวิชาการระดับชาติ

1. ธวิน อุดมกิจปัญญา และ ทศพร ณรงค์ฤทธิ์. (2024). “การตรวจจับฮาร์มอนิกด้วยวิธีพีคิวเอฟร่วมกับการตรวจจับแรงดันลำดับเฟสบวกมูลฐานสำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม”. *วารสารวิศวกรรมศาสตร์และนวัตกรรม*. 17(2), 48-63.

**การตรวจจับฮาร์มอนิกด้วยวิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่ง
สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม**

**Harmonic Detection using Instantaneous Reactive Power Theory
for Co-Phase AC Electric Railway Systems**

1st ชวิน อุดมกิจปัญญา

Twin Udomkitpanya

กลุ่มวิจัยอิเล็กทรอนิกส์กำลัง พลังงาน เครื่องจักรกล และการควบคุม
สาขาวิชาวิศวกรรมไฟฟ้า สำนักวิชาวิศวกรรมศาสตร์

มหาวิทยาลัยเทคโนโลยีสุรนารี

Power electronics, Energy, Machines,
and Control Research Group

Suranaree University of Technology

Nakhon Ratchasima, Thailand

Twin.ukp@gmail.com

2nd ทศพร ณรงค์ฤทธิ์

Tosaporn Narongrit

กลุ่มวิจัยอิเล็กทรอนิกส์กำลัง พลังงาน เครื่องจักรกล และการควบคุม
สาขาวิชาวิศวกรรมไฟฟ้า สำนักวิชาวิศวกรรมศาสตร์

มหาวิทยาลัยเทคโนโลยีสุรนารี

Power electronics, Energy, Machines,
and Control Research Group

Suranaree University of Technology

Nakhon Ratchasima, Thailand

tosaporn@sut.ac.th

บทคัดย่อ — บทความนี้นำเสนอการตรวจจับฮาร์มอนิกด้วยวิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่ง (วิธี PQ) สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม วิธี PQ นี้ใช้คำนวณหาค่ากระแสอ้างอิงให้กับวงจรกรองกำลังแอกทีฟแบบขนานสำหรับฉีดกระแสชดเชยกำจัดฮาร์มอนิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม การทดสอบสมรรถนะการตรวจจับฮาร์มอนิกของวิธี PQ กำหนดใช้โหลดปริมาณกระแสฮาร์มอนิกที่เกิดขึ้นจริงในระบบรางไฟฟ้า การควบคุมการฉีดกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนานได้ใช้ตัวควบคุมพีโอ (PI controller) ผลการทดสอบโดยใช้วิธีการจำลองสถานการณ์ด้วยโปรแกรม MATLAB/Simulink พบว่ากระแสอ้างอิงที่ได้จากการตรวจจับฮาร์มอนิกด้วยวิธี PQ มีความถูกต้องส่งผลให้วงจรกรองกำลังแอกทีฟแบบขนานสามารถกำจัดกระแสฮาร์มอนิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วมได้อย่างมีประสิทธิภาพ โดยค่า %THD ของกระแสที่แหล่งจ่ายภายหลังการชดเชยมีค่าลดลงและอยู่ในกรอบมาตรฐาน IEEEStd.519-2014

คำสำคัญ — การตรวจจับฮาร์มอนิก, วิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่ง, การกำจัดฮาร์มอนิก, วงจรกรองกำลังแอกทีฟ, การปรับปรุงคุณภาพกำลังไฟฟ้า


ABSTRACT — This paper presents the harmonic detection using Instantaneous reactive power theory (PQ method) for co-phase AC electric railway systems. The PQ method is applied to calculate the reference current of the shunt active power filter for injecting the compensating current in co-phase electric railway systems. The performance testing of the PQ method use the actual harmonic current load in the railway system. The PI controllers are used to control the

compensated current injection of the shunt active power filter. The simulation result by using MATLAB / Simulink program confirm that the reference current obtained from the PQ method is accurate calculation. The shunt active power filter can effectively eliminate harmonic currents in the co-phase electric railway system. In addition, the total harmonic distortion (%THD) after compensation of the source currents in electric railway system are satisfied under the IEEE Std 519-2014.

Keywords — harmonic detection, instantaneous reactive power theory, harmonic elimination, active power filter, power quality improvement

1. บทนำ

ปัจจุบันมีการใช้งานระบบรางไฟฟ้าอย่างแพร่หลายไม่ว่าจะเป็นประเภทความเร็วปานกลางและประเภทความเร็วสูง โดยนิยมใช้ระบบส่งจ่ายกำลังไฟฟ้าแบบเฟสร่วม (co-phase power supply system) [1] ซึ่งเป็นระบบไฟฟ้ากระแสสลับชนิดสัมผัสเหนือศีรษะ (overhead contact) ระบบนี้มีข้อดีในการช่วยบรรเทาการเกิดปัญหาความไม่สมดุลของกระแสไฟฟ้าสามเฟสที่เกิดจากระบบส่งจ่ายได้ [2] โหลดรถไฟของระบบรางไฟฟ้าประกอบไปด้วย วงจรแปลงผันกำลังไฟฟ้า ชุดควบคุมความเร็วมอเตอร์ อุปกรณ์แสงสว่างและเครื่องปรับอากาศ เป็นต้น ซึ่งโหลดดังกล่าวมีพฤติกรรมการทำงานที่ไม่เป็นเชิงเส้นส่งผลให้เกิดฮาร์มอนิกขึ้นในระบบรางไฟฟ้าและก่อให้เกิดผลเสียต่างๆ ได้แก่ การเกิดสัญญาณรบกวนในระบบไฟฟ้ากำลัง การทำงานผิดพลาดของอุปกรณ์ป้องกันและ



รูปที่ 1 ระบบรางไฟฟ้าที่พิจารณาการกำจัดฮาร์มอนิกด้วยวงจรกรองกำลังแยกที่แบบขนาน

รีเลย์ยาอุปกรณ์ใช้งานของตัวเก็บประจุสั้นลง เกิดกำลังสูญเสียและความร้อนขึ้นที่มอเตอร์ เกิดกำลังสูญเสียและความร้อนที่หม้อแปลงไฟฟ้า อุปกรณ์แสงสว่างมีอายุการใช้งานสั้นลง นอกจากนี้ยังส่งผลเสียถึงคุณภาพกำลังไฟฟ้าอีกด้วย [1] จากผลเสียดังกล่าวทำให้การแก้ไขกำจัดฮาร์มอนิกเป็นเรื่องสำคัญอย่างมาก ในปัจจุบันมีวิธีการกำจัดฮาร์มอนิกหลายวิธี เช่น การใช้วงจรกรองกำลังพาสซีฟ (passive power filter) [3] การใช้วงจรกรองกำลังแอ็กทีฟ (active power filter) [4] และ การใช้วงจรกรองกำลังไฮบริดจ์ (hybrid power filter) [5] โดยในบทความนี้เลือกใช้วงจรกรองกำลังแยกที่แบบขนาน (Shunt Active Power Filter : SAPPF) [6] เนื่องจากสามารถให้ประสิทธิผลในการกำจัดกระแสฮาร์มอนิกที่ดี มีความยืดหยุ่นในการทำงานเมื่อมีการเปลี่ยนแปลงค่าพารามิเตอร์ของระบบ และไม่ประสบปัญหาหาโซ่แทนช้ออีกด้วย ระบบที่กำจัดฮาร์มอนิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสรวมสามารถแสดงได้ดังรูปที่ 1 โดยแบ่งออกได้เป็น 2 ส่วน ในส่วนแรกคือระบบส่งกำลังไฟฟ้าของระบบรางที่ประกอบไปด้วยกริดส่งจ่ายกำลังไฟฟ้าสามเฟส (three-phase power grid) สถานีส่งจ่ายกำลังไฟฟ้าให้กับระบบรางไฟฟ้าแบบเฟสรวม (substation) ที่ใช้หม้อแปลงชนิดเลอบลองด์ (Le-blanc transformer) และระบบรางไฟฟ้าที่เชื่อมต่อกับโหลดรถไฟ ส่วนที่สองคือวงจรกรองกำลังแยกที่แบบขนานและระบบควบคุม (shunt active power filter and control system) โดยโครงสร้างของวงจรกรองกำลังแยกที่ฟ คือ วงจรอินเวอร์เตอร์หนึ่งเฟส 2 ชุดที่มีแหล่งสะสมพลังงานเป็นตัวเก็บประจุร่วมกัน และระบบควบคุมของวงจรกรองกำลังแยกที่ฟที่ประกอบด้วย การตรวจจับฮาร์มอนิกสำหรับ

คำนวณหากระแสอ้างอิงในการชดเชยฮาร์มอนิกโดยในบทความนี้นำเสนอการประยุกต์ใช้วิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่ง (Instantaneous Reactive Power Theory : PQ) [7] ซึ่งสามารถดูรายละเอียดได้จากหัวข้อที่ II และสำหรับการควบคุมกระแสชดเชยและค่าแรงดันบัลไฟตรง ในบทความนี้ได้เลือกใช้ตัวควบคุมพีไอ (PI controller) [8] เนื่องจากมีสมรรถนะการควบคุมที่ดีเพียงพอ และอาศัยการออกแบบที่เรียบง่ายไม่ซับซ้อน

สำหรับการนำเสนอของบทความนี้ ประกอบด้วยในหัวข้อที่ II จะนำเสนอ ขั้นตอนการคำนวณตรวจจับกระแสฮาร์มอนิกด้วยวิธี PQ สำหรับระบบรางไฟฟ้าแบบเฟสรวม หัวข้อที่ III จะอธิบายการออกแบบตัวควบคุมพีไอสำหรับใช้ควบคุมการฉีดกระแสชดเชยของวงจรกรองกำลังแยกที่ฟ และในหัวข้อที่ IV จะนำเสนอผลการจำลองสถานการณ์การกำจัดฮาร์มอนิก และในหัวข้อที่ V จะเป็นสรุปผลของบทความ

II. การตรวจจับฮาร์มอนิกด้วยวิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่ง สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสรวม

การตรวจจับกระแสฮาร์มอนิกอ้างอิงด้วยวิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่ง หรือวิธี PQ สำหรับระบบรางไฟฟ้าแบบเฟสรวมมีขั้นตอนในการคำนวณหากระแสอ้างอิงทั้งหมด 4 ขั้นตอนดังต่อไปนี้

ขั้นตอนที่ 1 ทำการกำหนดแรงดันไฟฟ้าที่แหล่งจ่าย (V_{SM}, V_{ST}) และกระแสโหลด (i_{LM}, i_{LT}) จากเฟส M และเฟส T ของระบบรางเป็นปริมาณ

แรงดันไฟฟ้าบนแกน $\alpha\beta$ ($v_{s\alpha}, v_{s\beta}$) และกระแสไฟฟ้าบนแกน $\alpha\beta$ ($i_{L\alpha}, i_{L\beta}$) ดังสมการที่ (1) และ (2) ตามลำดับ

$$\begin{bmatrix} v_{s\alpha} \\ v_{s\beta} \end{bmatrix} = \begin{bmatrix} v_{SM} \\ v_{ST} \end{bmatrix} \quad (1)$$

$$\begin{bmatrix} i_{L\alpha} \\ i_{L\beta} \end{bmatrix} = \begin{bmatrix} i_{LM} \\ i_{LT} \end{bmatrix} \quad (2)$$

ขั้นตอนที่ 2 คำนวณค่ากำลังแอกทีฟขณะหนึ่งทีโหลด (p_L) และกำลังรีแอกทีฟขณะหนึ่งทีโหลด (q_L) โดยใช้ค่าแรงดันไฟฟ้าและค่ากระแสไฟฟ้าบนแกน $\alpha\beta$ ดังสมการที่ (3)


$$\begin{bmatrix} p_L \\ q_L \end{bmatrix} = \begin{bmatrix} v_{SM} & v_{ST} \\ -v_{ST} & v_{SM} \end{bmatrix} \cdot \begin{bmatrix} i_{LM} \\ i_{LT} \end{bmatrix} \quad (3)$$

ขั้นตอนที่ 3 คำนวณค่ากำลังไฟฟ้าสำหรับการชดเชย (\tilde{p}_C) ด้วยสมการที่ (4) และกระแสชดเชยบนแกน $\alpha\beta$ ($i_{C\alpha}, i_{C\beta}$) โดยใช้สมการที่ (5)

$$\tilde{p}_C = \tilde{p}_L - p_{DC} \quad (4)$$

$$\begin{bmatrix} i_{C\alpha} \\ i_{C\beta} \end{bmatrix} = \begin{bmatrix} v_{SM} & v_{ST} \\ -v_{ST} & v_{SM} \end{bmatrix}^{-1} \cdot \begin{bmatrix} \tilde{p}_C \\ q_L \end{bmatrix} \quad (5)$$

โดยที่ \tilde{p}_L คือ องค์ประกอบฮาร์มอนิกของกำลังแอกทีฟที่แยกออกจาก p_L โดยใช้วงจรกรองแบบผ่านต่ำ (Low Pass Filter : LPF) ดังแสดงในรูปที่ II และ p_{DC} คือ ค่ากำลังไฟฟ้ากระแสตรงซึ่งเป็นเอาต์พุตของตัวควบคุมแรงดันบัสไฟตรง




รูปที่ II การใช้วงจรกรองแบบผ่านต่ำเพื่อแยก \tilde{p}_L ออกจาก p_L

ขั้นตอนที่ 4 กำหนดให้กระแสอ้างอิงของเฟส M (i_{CM}^*) มีค่าเท่ากับ $i_{C\alpha}$ และกระแสอ้างอิงของเฟส T (i_{CT}^*) มีค่าเท่ากับ $i_{C\beta}$ ดังสมการที่ (6) ซึ่งกระแสดังกล่าวจะถูกใช้เป็นกระแสอ้างอิงสำหรับวงจรกรองกำลังแอกทีฟ

เพื่อฉีดชดเชยฮาร์มอนิกให้กับระบบแรงไฟฟ้ากระแสสลับแบบเฟสร่วมต่อไป

$$\begin{bmatrix} i_{CM}^* \\ i_{CT}^* \end{bmatrix} = \begin{bmatrix} i_{C\alpha} \\ i_{C\beta} \end{bmatrix} \quad (6)$$

จากขั้นตอนทั้งหมดในข้างต้นสามารถสรุปเป็นแผนภาพการคำนวณหากระแสอ้างอิงด้วยวิธี PQ ได้ดังรูปที่ III




รูปที่ III แผนภาพการตรวจจบบาร์มอนิกด้วยวิธี PQ

III. การออกแบบระบบควบคุมของวงจรถูกกำลังแอกทีฟแบบขนาน

III.1. การควบคุมกระแสชดเชยด้วยตัวควบคุมพีไอ

ระบบควบคุมกระแสชดเชย (i_c) ดังปรากฏในรูปที่ I มีบล็อกไดอะแกรมสำหรับการออกแบบแสดงดังรูปที่ IV โดยตัวควบคุมพีไอมืออินพุต คือ ผลต่างของกระแสชดเชยอ้างอิง (i_c^*) และกระแสชดเชย (i_c) และเอาต์พุตคือแรงดันอ้างอิง (U^*) เพื่อส่งไปยังพลาซมัต (plant) ของตัวเหนี่ยวนำของวงจรถูกกำลังแอกทีฟแบบขนานเพื่อจำลองการฉีดกระแส i_c ดังรูปที่ 4 จากบล็อกไดอะแกรมดังกล่าวสามารถหาฟังก์ชันถ่ายโอนแบบวงปิด (Closed-loop transfer function) แสดงได้ดังสมการที่ (7)



รูปที่ IV บล็อกไดอะแกรมระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีไอ

การออกแบบค่า K_{P_i} และ K_{I_i} ของตัวควบคุมพีไอจะใช้วิธีการประมาณ [8] โดยการเปรียบเทียบฟังก์ชันถ่ายโอนของระบบควบคุมกับพจน์พหุนามลักษณะเฉพาะของฟังก์ชันถ่ายโอนอันดับสองมาตรฐานดังสมการที่ (8) จากการเปรียบเทียบทำให้สามารถหาค่า K_{P_i} และ K_{I_i} ได้จากสมการที่ (9) และ (10) ตามลำดับ

$$\frac{i_C^*}{i_C} = \frac{\left(\frac{K_{P_i}s + K_{I_i}}{L_f} \right)}{s^2 + \left(\frac{K_{P_i}}{L_f} \right)s + \frac{K_{I_i}}{L_f}} \quad (7)$$

$$G(s) = \frac{\omega_n^2}{s^2 + 2\zeta_s\omega_n + \omega_n^2} \quad (8)$$

$$K_{P_i} = 2\zeta_i\omega_n L_f \quad (9)$$

$$K_{I_i} = \omega_n^2 L_f \quad (10)$$


โดยที่ ζ_i คือ อัตราการหน่วง(damping ratio) ของการควบคุมกระแสชดเชย

ω_n คือ ค่าความถี่ธรรมชาติ (natural frequency) ของการควบคุมกระแสชดเชย

จากสมการที่ (8) และ (9) กำหนดให้ ζ_i เท่ากับ 0.707 ω_n เท่ากับ $2\pi \times 3000$ rad/s และค่า L_f เท่ากับ 0.12 mH จะสามารถคำนวณค่า K_{P_i} ได้เท่ากับ 4 และค่า K_{I_i} ได้เท่ากับ 53300

III.II. การควบคุมแรงดันบัลไฟตรงด้วยตัวควบคุมพีไอ

ระบบควบคุมแรงดันบัลไฟตรง (V_{DC}) ดังปรากฏในรูปที่ 1 มีบล็อกโตะแกรมสำหรับใช้ในการออกแบบแสดงได้ดังรูปที่ 2 โดยตัวควบคุมพีไอมืออินพุต คือ ผลต่างระหว่างค่าแรงดันอ้างอิง (V_{DC}^*) และแรงดันบัลไฟตรง (V_{DC}) ส่วนเอาต์พุต คือ ค่ากำลังไฟฟ้าที่ตัวเก็บประจุ C_{DC} (P_{DC}) เพื่อส่งต่อไปยังพลาสมา (plant) ของตัวเก็บประจุ C_{DC} ของวงจรรอกกำลังแยกที่ฟแบบขนานเพื่อจำลองค่าแรงดัน V_{DC} จากบล็อกโตะแกรมดังกล่าวสามารถหาฟังก์ชันถ่ายโอนแบบขบิตได้ดังสมการที่ (11)



รูปที่ 2 บล็อกโตะแกรมของระบบควบคุมแรงดันบัลไฟตรง

สำหรับการออกแบบค่า K_{P_v} และ K_{I_v} ของตัวควบคุมพีไอจะใช้วิธีการประมาณเช่นกัน [8] โดยผลการเปรียบเทียบฟังก์ชันถ่ายโอนของระบบควบคุมกับพจน์พหุนามลักษณะเฉพาะของฟังก์ชันถ่ายโอนอันดับสองมาตรฐานดังสมการที่ (8) จะทำให้ได้สมการสำหรับออกแบบค่า K_{P_v} และ K_{I_v} ได้ดังสมการที่ (12) และ (13) ตามลำดับ

$$\frac{V_{DC}^*}{V_{DC}^*} = \frac{1}{2} \frac{s^2 + \frac{2K_{P_v}s}{C_{DC}V_{DC}^*} + \frac{2K_{I_v}}{C_{DC}V_{DC}^*}}{s^2 + \frac{K_{P_v}s}{C_{DC}V_{DC}^*} + \frac{K_{I_v}}{C_{DC}V_{DC}^*}} \quad (11)$$

$$K_{P_v} = 2\zeta_v\omega_n C_{DC}V_{DC}^* \quad (12)$$

$$K_{I_v} = \omega_n^2 C_{DC}V_{DC}^* \quad (13)$$

โดยที่ ζ_v คือ อัตราการหน่วง(damping ratio) ของการควบคุมแรงดัน

ω_n คือ ค่าความถี่ธรรมชาติ (natural frequency) ของการควบคุมแรงดันบัลไฟตรงโดยจะมีค่าเท่ากับ $\frac{4}{T_s\zeta}$ เมื่อพิจารณาให้ค่า

ผิดพลาดในสถานะคง (e_{ss}) ตัวมีค่าเท่ากับ $\pm 2\%$ และ T_s คือ ช่วงเวลาเข้าที่ (settling time)

จากสมการที่ (12) และ (13) กำหนดให้ ζ_v เท่ากับ 0.707 ค่า C_{DC} เท่ากับ 80 mF ค่า V_{DC}^* เท่ากับ 1700 V และ T_s ค่าเท่ากับ 0.05 s จะสามารถคำนวณหาค่า K_{P_v} ได้เท่ากับ 21760 และค่า K_{I_v} ได้เท่ากับ 1741325.88

IV. ผลการจำลองสถานการณ์

จากระบบรางไฟฟ้าที่พิจารณาในรูปที่ 1 ร่วมกับค่าพารามิเตอร์ของตัวควบคุมพีไอที่ออกแบบไว้ในหัวข้อที่ III สามารถแสดงผลการจำลองสถานการณ์ได้ดังรูปที่ VI ถึง VIII โดยการจำลองสถานการณ์ดังกล่าวจะพิจารณาโหลดของระบบรางไฟฟ้า (traction load) เป็นแหล่งจ่ายกระแสทางอุดมคติที่ประกอบไปด้วยองค์ประกอบมูลฐานและองค์ประกอบฮาร์มอนิกที่กำหนดตามข้อมูลอ้างอิงจากการตรวจวัดปริมาณฮาร์มอนิกเฉลี่ยของระบบรางไฟฟ้าในประเทศไต้หวัน [10]

จากผลจำลองสถานการณ์ระบบรางไฟฟ้าของเฟส M และ T ดังรูปที่ VI และ VII ในช่วงเวลาก่อนการชดเชยตั้งแต่ 0-0.06 วินาที จะสังเกตเห็นว่ากระแสที่แหล่งจ่ายทั้งสองเฟส (i_{SM}, i_{ST}) มีลักษณะรูปสัญญาณผิดเพี้ยนไม่เป็นรูปไซน์เช่นเดียวกับกระแสโหลด (i_{LM}, i_{LT}) ทุกประการ โดยสามารถคำนวณค่า %THD ตามสมการที่ (14) ได้เท่ากับ 22.16% เท่ากันทั้งสองเฟส อย่างไรก็ตามในช่วงหลังการชดเชยตั้งแต่เวลา 0.06 วินาที เป็นต้นไปเมื่อวงจรรอกกำลังแยกที่ฟแบบขนานร่วมกับตัวควบคุมพีไอที่ได้ออกแบบทำการฉีดกระแสชดเชย (i_{CM}, i_{CT}) ที่มีรูปสัญญาณคล้ายตามค่ากระแสอ้างอิง (i_{CM}^*, i_{CT}^*) ที่ได้จากการตรวจจับสนามฮาร์มอนิกด้วยวิธี PQ จะเห็นได้ว่า i_{SM} และ i_{ST} มีลักษณะรูปสัญญาณกลับมาเป็นไซน์มากขึ้น

โดยสามารถคำนวณค่า %THD_i ได้เท่ากับ 3.357% และ 3.085% ตามลำดับเฟส

$$\%THD_i = \frac{\sqrt{\sum_{n=2}^{50} I_n^2}}{I_1} \times 100\% \quad (14)$$


โดยที่ I₁ คือค่ากระแสที่ความถี่มูลฐาน 60 Hz

I_n คือค่ากระแสที่ความถี่ฮาร์โมนิกอันดับ 2 ถึง 50


นอกจากนี้ผลการควบคุมแรงดันบัสไฟตรง (V_{DC}) สามารถแสดงได้ดัง

รูปที่ VII ซึ่งจะเห็นได้ว่าตัวควบคุมฟิวส์ที่ได้จากการออกแบบมีสมรรถนะที่ดีในการควบคุมแรงดันบัสไฟตรงให้มีค่าเท่ากับ 1700 V ตามที่กำหนดไว้ โดยมีค่าการกระเพื่อมของแรงดันเท่ากับ 8.5 V ในสภาวะคงตัว


จากผลจำลองสถานการณ์การนำจัดการฮาร์โมนิกทั้งหมดในข้างต้นสามารถยืนยันได้ว่าการตรวจจับฮาร์โมนิกด้วยวิธี PQ สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสสามสามารถคำนวณกระแสอ้างอิงได้อย่างถูกต้องและค่าพารามิเตอร์ของตัวควบคุมฟิวส์ที่ได้จากการออกแบบที่ได้นำเสนอนี้มีความเหมาะสมกับระบบส่งผลให้วงจรของกำลังแอกทีฟแบบขนานสามารถฉีดกระแสชดเชยกำจัดฮาร์โมนิกได้อย่างมีประสิทธิภาพผลที่ดี โดยค่า %THD_i ของกระแสที่แหล่งจ่ายภายหลังจากชดเชยมีค่าลดลง



รูปที่ VI ผลการจำลองสถานการณ์กำจัดฮาร์โมนิกของเฟส M ในระบบรางไฟฟ้าที่พิจารณา



รูปที่ VII ผลการจำลองสถานการณ์กำจัดฮาร์โมนิกของเฟส T ในระบบรางไฟฟ้าที่พิจารณา



รูปที่ VIII ผลการควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีไอ

V. สรุป

บทความนี้ได้นำเสนอการตรวจจับสนามอนิกด้วยวิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่ง หรือวิธี PQ สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสรวม และรวมถึงนำเสนอการออกแบบตัวควบคุมพีไอสำหรับใช้ควบคุมกระแสชดเชยและแรงดันบัสไฟตรงของวงจรกรองกำลังแบบแยกที่ฟแบบขนาน ผลการจำลองสถานการณ์ระบบกำจัดฮาร์มอนิกในระบบรางไฟฟ้าที่พิจารณาโดยใช้โปรแกรม MATLAB / Simulink พบว่า การตรวจจับสนามอนิกด้วยวิธี PQ สามารถคำนวณตรวจจับสนามอนิกได้อย่างถูกต้องส่งผลให้วงจรกรองกำลังแยกที่ฟสามารถฉีดกระแสชดเชยกำจัดฮาร์มอนิกในระบบได้อย่างมีประสิทธิภาพ โดยค่า $\%THD_r$ ของกระแสที่แหล่งจ่ายภายหลังการชดเชยมีค่าอยู่ในกรอบมาตรฐานของ IEEE Std 519-2014

กิตติกรรมประกาศ

คณะผู้วิจัยขอขอบคุณกลุ่มวิจัย อิเล็กทรอนิกส์กำลัง พลังงานเครื่องจักรกล และการควบคุม ที่ให้ทุนสนับสนุนงานวิจัย รวมถึงขอขอบคุณมหาวิทยาลัยเทคโนโลยีสุรนารีที่ให้สถานที่และเครื่องมือต่างๆ อันเป็นประโยชน์ต่องานวิจัย

เอกสารอ้างอิง

- [1] Shu Z, Xie S, Li Q. Single-Phase Back-To-Back Converter for Active Power Balancing, Reactive Power Compensation and Harmonic Filtering in Traction Power System. *IEEE Transactions on Power Electronics*. 2011; 26(2): 334–343.
- [2] Luo A, Wu C, Shen J, Shuai Z, Ma F. Railway Static Power Conditioners for High-speed Train Traction Power Supply Systems Using Three-phase V/V Transformers. *IEEE Transactions on Power Electronics*. 2011; 26(10): 2844–2856

- [3] Hu H, He Z, Gao S. Passive Filter Design for China High-Speed Railway with Considering Harmonic Resonance and Characteristic Harmonics. *IEEE Transactions on Power Delivery*. 2015; 30(1): 505–514.
- [4] Jou H-L, Wu J-C, Chu H-Y. New single-phase active power filter. *IEEE Proceedings – Electric Power Applications*. 1994; 141(3): 129–134.
- [5] Tan P-C, Loh PC, Holmes DG. A robust multilevel hybrid compensation system for 25-kV electrified railway applications. *IEEE Transactions on Power Electronics*. 2004; 19(4): 1043–1052
- [6] Cirrione M, Pucci M, Vitale G, Miraoui A. Current harmonic compensation by a singlephase shunt active power filter controlled by adaptive neural filtering. *IEEE Transactions on Industrial Electronics*. 2009; 56(8): 3128–3143.
- [7] ฐานันตร์ ตรงใจ, กองพล อารีรักษ์ และ ทศพร ณรงค์ฤทธิ์, "การเปรียบเทียบวิธีทฤษฎีกำลังรีแอกทีฟ ขณะหนึ่งและวิธีกรอบอ้างอิงเชิงโคโรนัสสำหรับการตรวจจับสนามอนิกในระบบรางไฟฟ้ากระแสสลับหนึ่งเฟส," การประชุมวิชาการทางวิศวกรรมไฟฟ้า eecon ครั้งที่ 40, พัทยา, โรงแรม เดอะ ซายน์, 16 พ.ย. 2560, หน้า 218-221
- [8] Rahmani S, Mendalek N, Al-Haddad K. Experimental Design of a Nonlinear Control Technique for Three-Phase Shunt Active Power Filter. *IEEE Transactions on Industrial Electronics*. 2010; 57: 3364–3375.
- [9] Huang S-R, Chen B-N. Harmonic study of the Le Blanc transformer for Taiwan railway's electrification system. *IEEE Transactions on Power Delivery*. 2002; 17(2): 495–499.

การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 44
The 44th Electrical Engineering Conference (EECON44)
วันที่ 17-19 พฤศจิกายน 2564 ณ โรงแรม ดิ อินทพรสวรรค์ ออทอเมอโรน จังหวัดน่าน



การเปรียบเทียบตัวควบคุมพีไอและฟัซซีลอจิกสำหรับควบคุมกระแสชดเชยของวงจรกรองกำลังแอกทีฟ แบบขนานในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม

The comparison of PI and Fuzzy Logic controllers for compensating current control of Shunt Active

Power Filter in co-phase AC railway systems

ธวิน อุณภักดิ์ปัญญา ทศพร ณรงค์ฤทธิ์ และ อาทิตย์ ศรีแก้ว

กลุ่มวิจัยอิเล็กทรอนิกส์กำลัง พลังงาน เครื่องจักรกล และการควบคุม

สาขาวิชาวิศวกรรมไฟฟ้า สำนักวิชาวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีสุรนารี twin.ukp@gmail.com

บทคัดย่อ

บทความนี้นำเสนอการเปรียบเทียบสมรรถนะของตัวควบคุมพีไอและฟัซซีลอจิกสำหรับใช้ควบคุมการฉีดกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนานในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม โดยการทดสอบสมรรถนะในการควบคุมกระแสชดเชยดังกล่าวกำหนดใช้โหลดปริมาณกระแสฮาร์มอนิกที่เกิดขึ้นจริงในระบบรางไฟฟ้า ซึ่งผลการทดสอบโดยใช้วิธีการจำลองสถานการณ์ด้วยโปรแกรม MATLAB/Simulink พบว่าตัวควบคุมฟัซซีลอจิกสามารถให้สมรรถนะในการควบคุมกระแสชดเชยที่ดีกว่าตัวควบคุมพีไอ ส่งผลให้ค่า %THD ของกระแสที่แหล่งจ่ายภายหลังจากชดเชยมีค่าน้อยกว่าและอยู่ภายใต้กรอบมาตรฐาน IEEE Std. 519-2014

คำสำคัญ: การควบคุมกระแสชดเชย, ตัวควบคุมฟัซซีลอจิก, ตัวควบคุมพีไอ, วงจรกรองกำลังแอกทีฟ, การปรับปรุงคุณภาพกำลังไฟฟ้า

Abstract

This paper presents the performance comparison of the PI and Fuzzy Logic controllers for control the compensating current of shunt active power filter in co-phase AC railway systems. The performance testing of the compensating current control use the actual harmonic current load in the railway system. The simulation results by using MATLAB / Simulink program show that the compensating current control using fuzzy logic controller can provide better performance than PI controller. Moreover, the total harmonic distortion (%THD) after compensation of the source currents in electric railway system are lower and satisfied under the IEEE Std 519-2014.

Keywords: compensating current control, fuzzy logic controller, PI controller, active power filter, power quality improvement

1. บทนำ


การเกิดฮาร์มอนิกในระบบรางไฟฟ้ามีสาเหตุมาจากโหลดรถไฟของระบบรางไฟฟ้าที่มีพฤติกรรมการทำงานที่ไม่เป็นเชิงเส้น เช่น วงจร

แปลงผันกำลังไฟฟ้า ชุดควบคุมความเร็วมอเตอร์ อุปกรณ์แสงสว่างและเครื่องปรับอากาศ เป็นต้น เมื่อมีฮาร์มอนิกเกิดขึ้นในระบบจะก่อให้เกิดผลเสียต่างๆ เช่น การเกิดสัญญาณรบกวนในระบบการสื่อสาร ระบบอาณัติสัญญาณ และวงจรถอดถอนอิเล็กทรอนิกส์ต่างๆ การทำงานผิดพลาดของอุปกรณ์ป้องกันและรีเลย์ อาชญากรรมของตัวเก็บประจุลัดวงจร เกิดกำลังสูญเสียและความร้อนขึ้นที่มอเตอร์ เกิดกำลังสูญเสียและความร้อนที่หม้อแปลงไฟฟ้า อุปกรณ์แสงสว่างมีอายุการใช้งานสั้นลง นอกจากนี้ยังส่งผลกระทบต่อคุณภาพกำลังไฟฟ้าอีกด้วย [1] ในปัจจุบันมีวิธีการกำจัดฮาร์มอนิกหลายวิธีซึ่งในบทความนี้เลือกใช้วงจรกรองกำลังแอกทีฟเนื่องจากสามารถกำจัดฮาร์มอนิกได้อย่างมีประสิทธิภาพ มีความยืดหยุ่นในการทำงานเมื่อมีการเปลี่ยนแปลงค่าพารามิเตอร์ของระบบ และไม่ประสบปัญหาโรนเนส [2] ระบบกำจัดฮาร์มอนิกในระบบรางไฟฟ้าที่พิจารณาสามารถแสดงได้ดังรูปที่ 1 โดยจะสามารถแบ่งออกได้เป็นสองส่วน ส่วนแรก คือ ส่วนของระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม (co-phase power supply system) [1] ส่วนที่สองคือ วงจรกรองกำลังแอกทีฟแบบขนานและระบบควบคุม (shunt active power filter and control system) [3] โดยที่โครงสร้างของวงจรกรองกำลังแอกทีฟคือวงจรอินเวอร์เตอร์หนึ่งเฟส 2 ชุดที่มีแหล่งสะสมพลังงานเป็นตัวเก็บประจุร่วมกัน สำหรับระบบควบคุมจะประกอบด้วย การตรวจจับฮาร์มอนิกเพื่อใช้คำนวณค่ากระแสอ้างอิงสำหรับการชดเชยให้กับวงจรกรองกำลังแอกทีฟแบบขนาน ซึ่งในบทความนี้เลือกใช้วิธีทฤษฎีกำลังแอกทีฟขณะหนึ่ง (Instantaneous Reactive Power Theory : PQ) สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม [4] ระบบควบคุมแรงดันบัสไฟตรงได้เลือกใช้ตัวควบคุมแบบพีไอ (PI controller) [5] เนื่องจากมีการออกแบบที่ไม่ซับซ้อนและมีประสิทธิภาพในการควบคุมที่ดีเพียงพอ และสำหรับระบบควบคุมกระแสชดเชยในบทความนี้จะนำเสนอการใช้ตัวควบคุมพีไอ และตัวควบคุมฟัซซีลอจิก (fuzzy logic controller) เพื่อเปรียบเทียบสมรรถนะการควบคุมการฉีดกระแสชดเชยของตัวควบคุมทั้งสองชนิด และพัฒนาการควบคุมการฉีดกระแสชดเชยให้ดียิ่งขึ้น เนื่องจากการควบคุมการฉีดกระแสชดเชยมีผลต่อการกำจัดฮาร์มอนิกเป็นอย่างมาก หากมีการควบคุมการฉีดกระแสชดเชยที่ดี

การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 44
 The 44th Electrical Engineering Conference (EECON44)
 วันที่ 17-19 พฤศจิกายน 2564 ณ โรงแรม ดิ อินทพรสวรรค์ อำเภอเมืองน่าน จังหวัดน่าน




จะส่งผลให้วงจรกรองกำลังแอกทีฟสามารถลดกระแสชดเชย (i_c) ที่มีลักษณะเหมือนกระแสอ้างอิง (i_c^*) มากขึ้นส่งผลให้ค่า %THD มีค่าลดลง สำหรับการนำเสนอของบทความนี้ประกอบด้วยในหัวข้อที่ 2 จะอธิบายขั้นตอนการคำนวณตรวจเช็คกระแสฮาร์มอนิกด้วยวิธี PQ สำหรับระบบแรงไฟฟ้ากระแสสลับแบบเฟสรวม หัวข้อที่ 3 จะอธิบายการออกแบบตัวควบคุมที่โอและตัวควบคุมพีชซีลอจิกสำหรับใช้ควบคุมการฉีดกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนาน หัวข้อที่ 4 จะนำเสนอผลการจำลองสถานการณ์การกำจัดฮาร์มอนิกและเปรียบเทียบสมรรถนะการควบคุมกระแสชดเชยระหว่างตัวควบคุมที่โอและพีชซีลอจิก และในหัวข้อที่ 5 จะเป็นการสรุปผลของบทความ



รูปที่ 1 ระบบแรงไฟฟ้าที่พิจารณาการกำจัดฮาร์มอนิกด้วยวงจรกรองกำลังแอกทีฟแบบขนาน

2. การตรวจฮาร์มอนิกด้วยวิธี PQ สำหรับระบบแรงไฟฟ้ากระแสสลับแบบเฟสรวม

การตรวจฮาร์มอนิกด้วยวิธีทฤษฎีกำลังแอกทีฟของหนึ่งหรือวิธี PQ [4] สำหรับระบบแรงไฟฟ้ากระแสสลับแบบเฟสรวมมีหลักการคำนวณหากระแสอ้างอิงในการชดเชย (i_c^*) คือ การแปลงค่ากระแสที่โหลด (i_{LM}, i_{LT}) และแรงดันที่แหล่งจ่ายบนแกนเฟส (v_{SM}, v_{ST}) ไปเป็นปริมาณกระแสและแรงดันบนแกน $\alpha\beta$ ($i_{L\alpha}, i_{L\beta}$ และ $v_{S\alpha}, v_{S\beta}$) เพื่อคำนวณหาค่ากำลังแอกทีฟและรีแอกทีฟที่โหลด (p_L, q_L) จากนั้นจะนำไปคำนวณกระแสชดเชยบนแกน $\alpha\beta$ ($i_{c\alpha}, i_{c\beta}$) และกำหนดให้กระแสอ้างอิงของเฟส M และเฟส T (i_{cM}^*, i_{cT}^*) มีค่าเท่ากับกระแสบนแกน α และ β ตามลำดับ จากดังกล่าวสามารถสรุปเป็นแผนภาพการคำนวณหากระแสอ้างอิงด้วยวิธี PQ ได้ดังรูปที่ 2




รูปที่ 2 แผนภาพการตรวจฮาร์มอนิกด้วยวิธี PQ

3. การออกแบบระบบควบคุมกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนาน

3.1 การควบคุมกระแสชดเชยด้วยตัวควบคุมที่โอ

การควบคุมกระแสชดเชยด้วยตัวควบคุมที่โอสามารถแสดงบล็อกไดอะแกรมได้ดังรูปที่ 3



รูปที่ 3 บล็อกไดอะแกรมระบบควบคุมกระแสชดเชยด้วยตัวควบคุมที่โอ

จากรูปที่ 3 การออกแบบค่า K_p และ K_i ของตัวควบคุมที่โอจะใช้วิธีการประมาณ [5] โดยการเปรียบเทียบฟังก์ชันถ่ายโอนวงปิด (Closed-loop transfer function) จากบล็อกไดอะแกรมดังรูปที่ 3 กับพหุนามลักษณะเฉพาะของฟังก์ชันถ่ายโอนอันดับสองมาตรฐาน ซึ่งจากการเปรียบเทียบทำให้สามารถหาค่า K_p และ K_i ได้จากสมการที่ (1) และ (2) ตามลำดับ

$$K_p = 2\zeta\omega_n L_f \tag{1}$$

$$K_i = \omega_n^2 L_f \tag{2}$$

จากสมการที่ (1) และ (2) กำหนดให้ ζ มีค่าเท่ากับ 0.707 ส่วน ω_n เท่ากับ $2\pi \times 3000$ rad/s และค่า L_f เท่ากับ 0.15 mH ดังนั้นจะสามารถคำนวณค่า K_p ได้เท่ากับ 4 และค่า K_i ได้เท่ากับ 53300 ตามลำดับ

3.2 การควบคุมกระแสชดเชยด้วยตัวควบคุมพีชซีลอจิก

การควบคุมกระแสชดเชยด้วยตัวควบคุมพีชซีลอจิกมีโครงสร้างกระบวนการควบคุมแสดงได้ดังรูปที่ 4 ซึ่งประกอบด้วย 4 กระบวนการ [6] กระบวนการที่ 1 คือ การทำพีชชี (fuzzification) เป็นส่วนที่ทำการแปลงอินพุตชัดเจน (crisp input) ที่เป็นตัวเลขให้อยู่ในรูปแบบก่อนชุดแบบพีชชีที่มีการระบุค่าเชิงภาษา (linguistic variable) โดยในบทความนี้กำหนดให้อินพุตคือผลต่าง (error) ระหว่างกระแสอ้างอิง (i_c^*) และกระแสชดเชย (i_c) ซึ่งออกแบบฟังก์ชันสมาชิก (membership function) เป็นรูปร่างสามเหลี่ยมสมดุกลที่ประกอบด้วยค่าเชิงภาษา “Neg” “Zero” และ “Pos” ดังแสดงได้ดังรูปที่ 5 โดยสามารถคำนวณขอบเขต error ของกระแสดิ้นฟู (Δi) ได้จากสมการที่ (3) นอกจากนี้ได้กำหนดให้อินพุตคือแรงดันที่ตกคร่อม L_f (v_L) ที่มีฟังก์ชันสมาชิกเป็นรูปร่างสามเหลี่ยมสมดุกลเช่นกันประกอบไปด้วยค่าเชิงภาษา “Dec” “Con” และ “Inc” ดังแสดงในรูปที่ 6 กระบวนการที่ 2 คือ ฐานกฎ (rule base) เป็นส่วนที่

การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 44
 The 44th Electrical Engineering Conference (EECON44)
 วันที่ 17-19 พฤศจิกายน 2564 ณ โรงแรม ดิ อินทพร น่าน อําเภอเมืองน่าน จังหวัดน่าน



เก็บข้อมูลกฎฟัซซีในการควบคุม ซึ่งจากความสัมพันธ์ฟังก์ชันสมาชิกของอินพุตและเอาต์พุตจะสามารถกำหนดกฎฟัซซีได้ 3 ข้อดังนี้

กฎข้อที่ 1 IF error = Neg THEN voltage = Dec

กฎข้อที่ 2 IF error = Zero THEN voltage = Con

กฎข้อที่ 3 IF error = Pos THEN voltage = Inc


กระบวนการที่ 3 คือ กลไกการอนุมาน (inference engine) เป็นส่วนที่ตรวจสอบและตัดสินใจการดำเนินการของระบบให้สอดคล้องกับกฎฟัซซี ในบทความนี้ได้เลือกใช้การอนุมานฟัซซีแบบ Mamdani โดยเลือกวิธีการประเมินกฎฟัซซีแบบค่าสูงสุด-ต่ำสุด (maximum-minimum) สำหรับกระบวนการที่ 4 คือ การตัดฟัซซี (defuzzification) เป็นขั้นตอนสุดท้ายของฟัซซี โดยจะทำการแปลงผลลัพธ์เอาต์พุตแบบฟัซซีให้เป็นเอาต์พุตชัดเจนที่เป็นตัวเลข ซึ่งในบทความนี้เลือกใช้วิธีการหาจุดศูนย์กลาง (Center of Gravity : COG) ซึ่งสามารถคำนวณได้จากสมการที่ (4) โดยที่ $\mu_0(x)$ คือ ค่าความเป็นสมาชิกของเอาต์พุตที่ตำแหน่งสมาชิก x โดย a และ b คือขอบเขตของฟังก์ชันสมาชิกเอาต์พุต

$$\Delta i = \left(\frac{V_{DC} - V_{PCC}}{L_f} \right) \times \Delta t \quad (3)$$


$$COG = \frac{\sum_{x=a}^b \mu_0(x)x}{\sum_{x=a}^b \mu_0(x)} \quad (4)$$

จากสมการที่ (3) เมื่อกำหนดให้ค่าแรงดันบัสไฟตรง (V_{DC}) มีค่าเท่ากับ 1700 V แรงดันที่จุด PCC (V_{PCC}) มีค่าเท่ากับ 1414 V L_f มีค่าเท่ากับ 0.15 mH และ Δt มีค่าเท่ากับ 1×10^{-6} วินาที จะสามารถคำนวณค่า Δi เท่ากับ 1.902 A ดังนั้นจึงกำหนดให้ขนาดขอบเขตฟังก์ชันสมาชิกอินพุต error ของกระแสอยู่ที่ประมาณ 2 A

สำหรับฟังก์ชันสมาชิกเอาต์พุตจะกำหนดขอบเขตของ v_L อยู่ในช่วง -1700 V ถึง 1700 V ซึ่งมีค่าขนาดเท่ากับค่าแรงดัน V_{DC}



รูปที่ 4 กระบวนการควบคุมฟัซซีลอจิก



รูปที่ 5 ฟังก์ชันสมาชิกอินพุต

รูปที่ 6 ฟังก์ชันสมาชิกเอาต์พุต


4. ผลการจำลองสถานการณ์

จากระบบรางไฟฟ้าที่พิจารณาในรูปที่ 1 เมื่อใช้การควบคุมกระแสชดเชยด้วยตัวควบคุมพีไอและตัวควบคุมฟัซซีลอจิกตามที่ได้ออกแบบไว้


ในหัวข้อที่ 3 เพื่อเปรียบเทียบสมรรถนะในการควบคุมการลัดกระแสชดเชย และกำจัดฮาร์มอนิก สามารถแสดงผลการจำลองสถานการณ์ได้ดังรูปที่ 6 ถึง 11 โดยการจำลองสถานการณ์ดังกล่าวจะกำหนดค่าให้โหลดที่พิจารณาของระบบรางไฟฟ้า (traction load) เป็นแหล่งจ่ายกระแสทางอุดมคติที่ประกอบไปด้วยองค์ประกอบมูลฐานและองค์ประกอบฮาร์มอนิกที่กำหนดตามข้อมูลอ้างอิงจากการตรวจวัดปริมาณฮาร์มอนิกเฉลี่ยของระบบรางไฟฟ้าในประเทศไต้หวัน [7]

จากผลการจำลองสถานการณ์ระบบรางไฟฟ้าของเฟส M และเฟส T ในรูปที่ 6 ถึง 10 จะเห็นได้ว่าในช่วงก่อนการชดเชยตั้งแต่วินาทีที่ 0 ถึง 0.06 กระแสที่แหล่งจ่ายของทั้ง 2 เฟส (i_{SM}, i_{ST}) มีรูปสัญญาณผิดเพี้ยนไม่เป็นรูปไซน์และมีลักษณะเหมือนกับกระแสโหลด (i_{LM}, i_{LT}) ทุกประการ โดยสามารถวัดค่า %THD ได้เท่ากับ 22.16 % ทั้งสองเฟส ต่อมาในช่วงเวลาหลังการชดเชยตั้งแต่วันที่ 0.06 เป็นต้นไปพบว่าวงจรกำลังแยกที่แบบขนานที่ใช้การควบคุมกระแสชดเชยด้วยตัวควบคุมพีไอและฟัซซีลอจิกสามารถลัดกระแสชดเชย (i_{CM}, i_{CT}) ที่มีลักษณะคล้ายคลึงกับกระแสอ้างอิง (i_{SM}, i_{ST}) ที่ได้จากการตรวจวัดด้วยวิธี PQ ได้ดีทั้งคู่ (ดูได้จากรูปที่ 8 และ 11) ส่งผลให้กระแสที่แหล่งจ่ายมีลักษณะกลับมาเป็นไซน์มากขึ้น โดยสำหรับกรณีที่ใช้ตัวควบคุมพีไอ (รูปที่ 6 และ 7) วัดค่า %THD ของ i_{SM} ได้เท่ากับ 3.03 % และ i_{ST} เท่ากับ 3.02 % ส่วนกรณีที่ใช้ตัวควบคุมฟัซซีลอจิก (รูปที่ 9 และ 10) วัดค่า %THD ของ i_{SM} และ i_{ST} ได้เท่ากับ 2.53 % และ 2.50 % ตามลำดับ

จากผลการจำลองสถานการณ์ดังกล่าวข้างต้น การเปรียบเทียบสมรรถนะการควบคุมกระแสชดเชยระหว่างการใช้ตัวควบคุมพีไอและฟัซซีลอจิกสามารถสรุปผลค่า %THD ของกระแสที่แหล่งจ่ายแสดงได้ดังตารางที่ 1 ซึ่งจะเห็นได้ว่ากรณีการใช้ตัวควบคุมฟัซซีลอจิกสามารถให้ผลค่า %THD ที่น้อยกว่าการใช้ตัวควบคุมพีไอ ซึ่งหมายความว่าตัวควบคุมฟัซซีลอจิกมีสมรรถนะการควบคุมกระแสชดเชยของวงจรองกำลังแยกที่แบบขนานที่ดีกว่าตัวควบคุมพีไอด้วยเช่นกัน




รูปที่ 6 ผลการจำลองสถานการณ์กำจัดฮาร์มอนิกของเฟส M ด้วยตัวควบคุมพีไอ




รูปที่ 7 ผลการจำลองสถานการณ์กำจัดฮาร์มอนิกของเฟส T ด้วยตัวควบคุมพีไอ


การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 44
 The 44th Electrical Engineering Conference (EECON44)
 วันที่ 17-19 พฤศจิกายน 2564 ณ โรงแรม ดิ อินทพรต น่าน อําเภอเมืองน่าน จังหวัดน่าน




รูปที่ 8 ผลการควบคุมกระแสชดเชยด้วยตัวควบคุมฟิว (ก) เฟส M (ข) เฟส T



รูปที่ 9 ผลการจำลองสถานการณ์กำจัดฮาร์มอนิกของเฟส M ด้วยตัวควบคุมพีชซีแอล



รูปที่ 10 ผลการจำลองสถานการณ์กำจัดฮาร์มอนิกของเฟส T ด้วยตัวควบคุมพีชซีแอล



รูปที่ 11 ผลการควบคุมกระแสชดเชยด้วยตัวควบคุมพีชซีแอล (ก) เฟส M (ข) เฟส T

ตารางที่ 1 ผลการกำจัดฮาร์มอนิกในระบบแรงไฟฟ้ากระแสสลับแบบเฟสร่วม

ชนิดตัวควบคุม	%THD ของกระแสที่แหล่งจ่าย			
	ก่อนการชดเชย		หลังการชดเชย	
	เฟส M	เฟส T	เฟส M	เฟส T
ตัวควบคุมแบบฟิว	22.16	22.16	3.03	3.02
ตัวควบคุมแบบพีชซีแอล	22.16	22.16	2.53	2.50

5. สรุป

บทความนี้ได้นำเสนอการเปรียบเทียบสมรรถนะของตัวควบคุมฟิวและพีชซีแอลสำหรับใช้ควบคุมกระแสชดเชยของวงจรองกำลังแอกทีฟแบบขนานในระบบแรงไฟฟ้ากระแสสลับแบบเฟสร่วม โดยผลการจำลองสถานการณ์ระบบกำจัดฮาร์มอนิกในระบบแรงไฟฟ้าที่พิจารณาใช้ข้อมูลโพลฮาร์มอนิกที่เกิดขึ้นจริงจากประเทศไต้หวัน พบว่าตัวควบคุมพีชซีแอลสามารถให้ประสิทธิภาพการควบคุมกระแสชดเชยที่ดีกว่าตัวควบคุมแบบฟิว และให้ค่า %THD ของกระแสที่แหล่งจ่าย

ภายหลังการชดเชยมีค่าที่น้อยกว่าด้วยเช่นกัน อย่างไรก็ตามค่า %THD ที่ได้จากทั้งสองชนิดตัวควบคุมมีค่าอยู่ในกรอบมาตรฐาน IEEE Std. 519-2014 นอกจากนี้ผลวิจัยในบทความนี้จะเป็นพื้นฐานในการออกแบบตัวควบคุมพีชซีแอลให้มีสมรรถนะที่ดียิ่งขึ้นในอนาคต

6. กิตติกรรมประกาศ

คณะผู้วิจัยขอขอบคุณกลุ่มวิจัยอิเล็กทรอนิกส์กำลังพลังงานเครื่องจักรกล และการควบคุมที่ให้ทุนสนับสนุนงานวิจัยรวมถึงขอบคุณมหาวิทยาลัยเทคโนโลยีสุรนารีที่ให้สถานที่และเครื่องมือต่างๆอันเป็นประโยชน์ต่องานวิจัย

เอกสารอ้างอิง

- [1] Shu Z, Xie S, Li Q. Single-Phase Back-To-Back Converter for Active Power Balancing, Reactive Power Compensation and Harmonic Filtering in Traction Power System. IEEE Transactions on Power Electronics. 2011; 26(2): 334–343.
- [2] Izhar M, Hadzer CM, Syafrudin M. "Performance for Passive and Active Power Filter in Reducing Harmonics in The Distribution system". In: Proceedings of Power and Energy Conference, PECon. Kuala Lumpur, Malaysia, pp. 104-108. 29-30 November. 2004.
- [3] Cirrincione M, Pucci M, Vitale G, Miraoui A. Current harmonic compensation by a singlephase shunt active power filter controlled by adaptive neural filtering. IEEE Transactions on Industrial Electronics. 2009; 56(8): 3128–3143.
- [4] ชวิน อุดมกิจปัญญา และ ทศพร นรงค์ฤทธิ์. "การตรวจจับฮาร์มอนิกด้วยวิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่งสำหรับระบบแรงไฟฟ้ากระแสสลับแบบเฟสร่วม", The 7th TNI Academia Conference 2021, 21 พ.ค. 2560, หน้า 397-402.
- [5] Rahmani S, Mendalek N, Al-Haddad K. Experimental Design of a Nonlinear Control Technique for Three-Phase Shunt Active Power Filter. IEEE Transactions on Industrial Electronics. 2010; 57: 3364–3375.
- [6] Tosaporn Narongrit, Kongpol Arerarak & Kongpan Arerarak (2015) A New Design Approach of Fuzzy Controller for Shunt Active Power Filter, Electric Power Components and Systems, 43:6, 685-694
- [7] Huang S-R, Chen B-N. Harmonic study of the Le Blanc transformer for Taiwan railway's electrification system. IEEE Transactions on Power Delivery. 2002; 17(2): 495–499.

การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 45
The 45th Electrical Engineering Conference (EECON-45)
วันที่ 16-18 พฤศจิกายน 2565 ณ ศูนย์การประชุมอเนกมิ่ง จังหวัดนครราชสีมา



การออกแบบตัวควบคุมฟัซซีลอจิกสำหรับควบคุมกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนาน ในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม

Design of Fuzzy Logic Controller for Compensating Current Control of Shunt Active Power Filter in Co-Phase Railway Systems

ทศพร ณรงค์ฤทธิ์ และ ธริน อุดมกิจปัญญา

กลุ่มวิจัยอิเล็กทรอนิกส์กำลัง พลังงาน เครื่องจักรกล และการควบคุม

สาขาวิชาวิศวกรรมไฟฟ้า สำนักวิชาวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีสุรนารี tosapom@sut.ac.th

บทคัดย่อ

บทความนี้นำเสนอการออกแบบตัวควบคุมฟัซซีลอจิกสำหรับควบคุมกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนานในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม และนำเสนอการเปรียบเทียบระหว่างกรณีที่ใช้ฟังก์ชันสมาชิกอินพุตและเอาต์พุตของตัวควบคุมฟัซซีลอจิกจำนวน 3 และ 5 ค่าเชิงภาษา ผลการทดสอบสมรรถนะการควบคุมกระแสชดเชยของตัวควบคุมฟัซซีลอจิกด้วยการจำลองสถานการณ์บนโปรแกรม Matlab/Simulink พบว่าตัวควบคุมฟัซซีลอจิกกรณี 5 ค่าเชิงภาษา มีสมรรถนะในการควบคุมกระแสชดเชยที่ดีกว่ากรณี 3 ค่าเชิงภาษาทั้งในกรณีที่กระแสโหลดปกติ และกระแสโหลดมีการเปลี่ยนแปลง โดยค่า %THD ของกระแสที่แหล่งจ่ายภายหลังการชดเชยอยู่ภายใต้กรอบมาตรฐาน IEEE Std. 519 - 2014

คำสำคัญ: การควบคุมกระแสชดเชย, ตัวควบคุมฟัซซีลอจิก, การกำจัดฮาร์มอนิก, วงจรกรองกำลังแอกทีฟ

Abstract

This paper presents the design of a fuzzy logic controller for control the compensating current of shunt active power filter (SAPF) in co-phase AC railway systems. The comparison between using the input and output membership functions of the fuzzy logic controller with 3 and 5 linguistic values are also presented in the paper. The simulation results by using MATLAB / Simulink program show that the fuzzy logic controller with 5 linguistic values can provide better performance than 3 linguistic values in both case of the normal load current and the load current has changed. Moreover, the total harmonic distortion (%THD) after compensation of the source currents are satisfied under the IEEE Std 519-2014.

Keywords: compensating current control, fuzzy logic controller, harmonic elimination, active power filter

1. บทนำ

ปัจจุบันได้มีการนำฟัซซีลอจิกมาประยุกต์ใช้ในระบบควบคุมอย่างแพร่หลายเนื่องจากตัวควบคุมฟัซซีลอจิกมีสมรรถนะการควบคุมที่ดี ไม่จำเป็นต้องใช้แบบจำลองทางคณิตศาสตร์ที่แม่นยำในการออกแบบสามารถรองรับระบบที่มีหลายอินพุตและเอาต์พุต สามารถทำงานในระบบที่ไม่เป็นเชิงเส้นซึ่งเหมาะกับการควบคุมกระแสชดเชยของวงจรกรองกำลังแอกทีฟ นอกจากนี้ยังสามารถกำหนดพฤติกรรมการทำงาน ของระบบควบคุมให้เป็นไปตามที่ผู้ออกแบบต้องการได้อีกด้วย จากเหตุผลที่กล่าวมาบทความนี้จึงได้นำเสนอการออกแบบตัวควบคุมฟัซซีลอจิก (fuzzy logic controller) สำหรับควบคุมกระแสชดเชยของวงจรกรองกำลังแอกทีฟแบบขนาน (วงจร SAPF) ซึ่งเป็นส่วนหนึ่งในกระบวนการกำจัดฮาร์มอนิกในระบบรางไฟฟ้า เพื่อลดผลเสียจากฮาร์มอนิกในระบบรางไฟฟ้า ได้แก่ การเกิดสัญญาณรบกวนในระบบ อาณัติสัญญาณ และวงจรอิเล็กทรอนิกส์ต่างๆ การทำงานผิดพลาดของอุปกรณ์ป้องกันและรีเลย์ ตัวเก็บประจุมีอายุการใช้งานสั้นลง เกิดกำลังสูญเสียและความร้อนขึ้นที่มอเตอร์ และหม้อแปลงไฟฟ้า อุปกรณ์แสงสว่างมีอายุการใช้งานสั้นลง นอกจากนี้ยังส่งผลเสียถึงคุณภาพกำลังไฟฟ้าอีกด้วย [1] โดยฮาร์มอนิกในระบบรางไฟฟ้าเกิดจากโหลดของระบบรางไฟฟ้าที่มีพฤติกรรมการทำงานที่ไม่เป็นเชิงเส้น ได้แก่ มอเตอร์ขับเคลื่อนรถไฟไฟฟ้า วงจรแปลงผันกำลังไฟฟ้า ชุดควบคุมความเร็วมอเตอร์เพื่อควบคุมความเร็วของรถไฟ นอกจากนี้ยังรวมไปถึง โหลดเสริมสำหรับอำนวยความสะดวกประเภทอื่น ๆ ที่ใช้ภายในรถไฟไฟฟ้า ได้แก่ อุปกรณ์แสงสว่าง และเครื่องปรับอากาศ เป็นต้น


ระบบรางไฟฟ้าที่พิจารณากำจัดฮาร์มอนิกสามารถแสดงได้ดังรูปที่ 1 โดยสามารถแบ่งออกได้เป็นสองส่วน ส่วนแรก คือ ระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม (co-phase power supply system) [1] โดยโหลดครดไฟฟ้าของระบบรางไฟฟ้าจะแทนด้วยแหล่งจ่ายกระแสในอุดมคติซึ่งประกอบไปด้วยองค์ประกอบมูลฐานและองค์ประกอบฮาร์มอนิกที่เกิดขึ้นจริงในระบบรางไฟฟ้าของประเทศได้หวั่น [2] และส่วนที่สอง คือ วงจร SAPF และระบบควบคุม [3] โดยโครงสร้างของ



การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 45
 The 45th Electrical Engineering Conference (EECON-45)
 วันที่ 16-18 พฤศจิกายน 2565 ณ ศูนย์การประชุมอเนกมิ่ง จังหวัดนครราชสีมา

วงจร SAPF คือ วงจรอินเวอร์เตอร์หนึ่งเฟส 2 ขั้วที่มีแหล่งสะสมพลังงานเป็นตัวเก็บประจุร่วมกัน สำหรับระบบควบคุมจะประกอบไปด้วย การตรวจจับสาร์มอนิกโดยในบทความนี้เลือกใช้วิธี PQ สำหรับระบบแรงไฟฟ้ากระแสสลับแบบเฟสรวม [4] ระบบควบคุมแรงดันบัสไฟตรง โดยในบทความนี้เลือกใช้ตัวควบคุมที่ 2 [5] และสำหรับระบบควบคุมกระแสชดเชยในบทความนี้จะนำเสนอการใช้ตัวควบคุมฟัซซีลอจิกที่อาศัยการออกแบบง่ายไม่ซับซ้อน


สำหรับการนำเสนอของบทความนี้จะประกอบไปด้วย ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมฟัซซีลอจิกจะนำเสนอในหัวข้อที่ 2 การออกแบบฟังก์ชันสมาชิกของตัวควบคุมฟัซซีลอจิกจะนำเสนอในหัวข้อที่ 3 การออกแบบกฎฟัซซีจะนำเสนอในหัวข้อที่ 4 การออกแบบตำแหน่งฟังก์ชันสมาชิกของตัวควบคุมฟัซซีลอจิกจะนำเสนอในหัวข้อที่ 5 ผลการจำลองสถานการณ์จะนำเสนอในหัวข้อที่ 6 และสุดท้ายในหัวข้อที่ 7 จะเป็นการสรุปของบทความ



รูปที่ 1 ระบบที่พิจารณาค่าจัดสาร์มอนิก

2. ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมฟัซซีลอจิก

บล็อกไดอะแกรมของระบบควบคุมกระแสชดเชยด้วยตัวควบคุมฟัซซีลอจิกสามารถแสดงได้ดังรูปที่ 2



รูปที่ 2 บล็อกไดอะแกรมของระบบควบคุมกระแสชดเชยด้วยตัวควบคุมฟัซซีลอจิก

จากรูปที่ 2 อินพุตของระบบควบคุม คือ ผลต่างระหว่างกระแสอ้างอิงและกระแสชดเชย (error) จากนั้นอินพุตดังกล่าวจะผ่านตัวควบคุมฟัซซีลอจิกที่ใช้วิธีอนุมานฟัซซีแบบ Mamdani ร่วมกับวิธี COG [6] ซึ่งคำนวณได้จากสมการที่ (1) โดยที่ $\mu_a(x)$ คือ ค่าความเป็นสมาชิกของเอาต์พุตที่ตำแหน่งสมาชิก x โดย a และ b คือขอบเขตของฟังก์ชันสมาชิกเอาต์พุต และได้เอาต์พุตของระบบควบคุม คือ แรงดันอ้างอิง (U^*) จากนั้นแรงดันเอาต์พุตดังกล่าวจะถูกนำไปใช้เป็นอินพุตของเทคนิคการสวิตช์แบบ PWM เพื่อทำการสวิตช์อุปกรณ์ IGBT ของวงจร SAPF ต่อไป


$$COG = \frac{\sum_{i=1}^n \mu_i(x) \cdot x}{\sum_{i=1}^n \mu_i(x)} \quad (1)$$

3. การออกแบบฟังก์ชันสมาชิกของตัวควบคุมฟัซซีลอจิก

โครงสร้างภายในของตัวควบคุมฟัซซีลอจิกจะออกแบบใช้ฟังก์ชันสมาชิกอินพุต error และเอาต์พุต U^* ที่มีฟังก์ชันสมาชิกรูปสามเหลี่ยม โดยการออกแบบตัวแปรภาษาของอินพุต error และเอาต์พุต U^* ดังกล่าวจะแบ่งออกเป็นกรณีใช้ 3 และ 5 ค่าเชิงภาษา สำหรับกรณีที่ใช้ 3 ค่าเชิงภาษา ในส่วนของอินพุต error จะประกอบไปด้วย “Neg” “Zero” และ “Pos” และในส่วนของเอาต์พุต U^* จะประกอบไปด้วย “Dec” “Con” และ “Inc” สำหรับกรณีที่ใช้ 5 ค่าเชิงภาษา ในส่วนของอินพุต error จะประกอบไปด้วย “Very Neg” “Neg” “Zero” “Pos” และ “Very Pos” และในส่วนของเอาต์พุต U^* จะประกอบไปด้วย “Very Dec” “Dec” “Con” “Inc” และ “Very Inc” โดยสามารถดูได้จากรูปที่ 5 และ 6

4. การออกแบบกฎฟัซซี

การออกแบบกฎของตัวควบคุมฟัซซีสำหรับควบคุมกระแสชดเชยมีวัตถุประสงค์ คือ เพื่อควบคุมกระแสชดเชยให้มีลักษณะคล้ายตามกับกระแสอ้างอิงที่ได้จากการตรวจจับสาร์มอนิกด้วยวิธี PQ ดังแสดงในรูปที่ 3



รูปที่ 3 ลักษณะของกระแสชดเชยสำหรับช้ออกแบบกฎฟัซซี

ตัวควบคุมฟัซซีกรณีที่ใช้ 3 และ 5 ค่าเชิงภาษาสามารถออกแบบกฎได้ 5 ข้อดังนี้ โดยกรณี 3 ค่าเชิงภาษาจะมีเฉพาะกฎข้อ 2, 3 และ 4 เท่านั้น
 กฎข้อที่ 1 IF error = Very Neg THEN voltage = Very Dec
 กฎข้อที่ 2 IF error = Neg THEN voltage = Dec
 กฎข้อที่ 3 IF error = Zero THEN voltage = Con
 กฎข้อที่ 4 IF error = Pos THEN voltage = Inc
 กฎข้อที่ 5 IF error = Very Pos THEN voltage = Very Inc

5. การออกแบบตำแหน่งฟังก์ชันสมาชิกของตัวควบคุมฟัซซีลอจิก

ในหัวข้อนี้จะนำเสนอการออกแบบค่าตำแหน่งฟังก์ชันสมาชิกของอินพุต error ทั้งในกรณี 3 และ 5 ค่าเชิงภาษา และเอาต์พุต U^* ทั้งในกรณี 3 และ 5 ค่าเชิงภาษา ซึ่งมีรายละเอียดดังนี้

การออกแบบค่าตำแหน่งฟังก์ชันสมาชิกของอินพุต error จะอาศัยสมการแรงดันที่ตกคร่อมตัวเหนี่ยวนำ (L_f) ของวงจร SAPF ดังแสดงในสมการที่ (2)

$$v_L = L_f \frac{di_{APF}}{dt} \quad (2)$$

จากสมการที่ (2) จะสามารถแสดงการหาค่าอัตราการเปลี่ยนแปลงกระแสของ SAPF ($\frac{di_{APF}}{dt}$) ได้ดังสมการที่ (3)

การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 45

The 45th Electrical Engineering Conference (EECON-45)

วันที่ 16-18 พฤศจิกายน 2565 ณ ศูนย์การประชุมอเนกมิ่ง จังหวัดนครนายก




$$\frac{di_{APF}}{dt} = \frac{v_L}{L_f} = \frac{v_{APF} - v_s}{L_f} \quad (3)$$

จากสมการที่ (2) สามารถทำการประมาณหาค่าผลต่างของกระแส (Δi_{APF}) ได้ดังสมการที่ (4)

$$\Delta i_{APF} = \left(\frac{v_{APF} - v_s}{L} \right) \times \Delta t \quad (4)$$

จากสมการที่ (4) เมื่อพิจารณาผลจากการใช้หม้อแปลงเชิงเส้นหนึ่งเฟสเพื่อลดทอนระดับแรงดันที่ระบบไฟฟ้ากำลังสองเฟส ดังแสดงในรูปที่ 4 สามารถแสดงสมการหาค่าผลต่างของกระแสชดเชย (Δi_C) ที่แรงสูงของหม้อแปลงได้ดังสมการที่ (5)



รูปที่ 4 หม้อแปลงเชิงเส้นหนึ่งเฟสสำหรับลดระดับแรงดันไฟฟ้า


$$\Delta i_C = \left(\frac{v_L}{v_H} \right) \times \Delta i_{APF} = \left(\frac{v_L}{v_H} \right) \times \left(\frac{v_{APF} - v_s}{L_f} \right) \times \Delta t \quad (5)$$

จากสมการที่ (5) เพื่อการประมาณการออกแบบค่าความคิดพลาดสูงสุด (e_{max}) สำหรับใช้ออกแบบตำแหน่งฟังก์ชันสมาชิกอินพุต error จะกำหนดให้ v_{APF} มีค่าเท่ากับ mV_{DC} และ v_s มีค่าเท่ากับ 1414 V ซึ่งสามารถแสดงได้ดังสมการที่ (6) โดยที่ m คือ ค่ามอดูเลชันอินเด็กซ์ (modulation index)

$$e_{max} \approx \left(\frac{v_L}{v_H} \right) \times \left(\frac{mV_{DC} - 1414}{L_f} \right) \times \Delta t \quad (6)$$


จากสมการที่ (6) เมื่อกำหนดให้ V_{DC} มีค่าเท่ากับ 1700 V v_L มีค่าเท่ากับ 1000 V v_H มีค่าเท่ากับ 26000 V L_f มีค่าเท่ากับ 0.15 mH m มีค่าเท่ากับ 1 และ Δt มีค่าเท่ากับ 1×10^{-5} จะสามารถคำนวณค่า e_{max} ได้เท่ากับ 0.73 A

การออกแบบค่าตำแหน่งสมาชิกของอินพุต error ของตัวควบคุมฟuzzyลอจิกจะกำหนดใช้การออกแบบให้ฟังก์ชันสมาชิกมีลักษณะสมมาตร (+,-) โดยมีค่าขอบเขตตำแหน่งฟังก์ชันสมาชิกเท่ากับ e_{max} นั่นคือ 0.73 A ทั้งกรณี 3 และ 5 ค่าเชิงภาษา ดังแสดงในรูปที่ 5



รูปที่ 5 ตำแหน่งฟังก์ชันสมาชิกของอินพุต error (ก) กรณี 3 (ข) กรณี 5 ค่าเชิงภาษา


สำหรับการออกแบบฟังก์ชันสมาชิกของเอาต์พุต U^* ของตัวควบคุมฟuzzyลอจิกจะกำหนดใช้การออกแบบให้ฟังก์ชันสมาชิกมีลักษณะสมมาตร (+,-) เช่นกัน โดยกำหนดให้ตำแหน่งฟังก์ชันสมาชิกเท่ากับค่า V_{DC} นั่นคือ 1700 V ทั้งกรณี 3 และ 5 ค่าเชิงภาษา ดังแสดงในรูปที่ 6




รูปที่ 6 ตำแหน่งฟังก์ชันสมาชิกของเอาต์พุต U^* (ก) กรณี 3 (ข) กรณี 5 ค่าเชิงภาษา

6. ผลการจำลองสถานการณ์


จากระบบที่พิจารณาการจัดสรรมอดินกรรในรูปที่ 1 สำหรับตัวควบคุมฟuzzyลอจิกที่ได้ออกแบบไว้ในหัวข้อที่ผ่านมาสามารถแสดงผลการจำลองสถานการณ์การกำจัดฮาร์มอนิกกรณีที่มีตัวควบคุมฟuzzyใช้ฟังก์ชันสมาชิก 3 ค่าเชิงภาษา และ 5 ค่าเชิงภาษา ได้ดังรูปที่ 7 ถึง 10



รูปที่ 7 ผลการจำลองสถานการณ์กำจัดฮาร์มอนิกของฟส M กรณี 3 ค่าเชิงภาษา




รูปที่ 8 ผลการจำลองสถานการณ์กำจัดฮาร์มอนิกของฟส T กรณี 3 ค่าเชิงภาษา



รูปที่ 9 ผลการจำลองสถานการณ์กำจัดฮาร์มอนิกของฟส M กรณี 5 ค่าเชิงภาษา



การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 45
 The 45th Electrical Engineering Conference (EECON-45)
 วันที่ 16-18 พฤศจิกายน 2565 ณ ศูนย์การประชุมอิมพีเรียล จักรพงษ์ กรุงเทพมหานคร



รูปที่ 10 ผลการจำลองสถานการณ์กำจัดฮาร์มอนิกของเฟส T กรณี 5 ค่าเชิงภาษา
 จากผลการจำลองสถานการณ์ในรูปที่ 7 ถึง 10 สังเกตได้ว่าตั้งแต่
 วินาทีที่ 0 ถึง 0.1 หรือช่วงก่อนการชดเชย กระแสที่แหล่งจ่าย (i_{SM}, i_{ST})
 มีลักษณะผิดเพี้ยนไม่เป็นรูปไซน์เช่นเดียวกับกระแสโหลด (i_{LM}, i_{LT})
 ทุกประการ ซึ่งมีค่า %THD เท่า 22.16 % เท่ากันทั้ง 2 เฟส ต่อมาตั้งแต่
 วินาทีที่ 0.1 เป็นต้นไปหรือช่วงภายหลังการชดเชยเมื่อวงจร SAPF ที่
 ควบคุมกระแสชดเชยด้วยตัวควบคุมพีซีซีที ได้ออกแบบไว้ทำการชด
 คุมกระแสชดเชย (i_{CM}, i_{CT}) ที่มีลักษณะคล้ายตามกับกระแสอ้างอิง
 (i_{CM}^*, i_{CT}^*) ที่ได้จากการตรวจจับฮาร์มอนิกส่งผลให้กระแสที่แหล่งจ่ายมี
 ลักษณะกลับมาเป็นรูปไซน์มากขึ้นตลอดช่วงรูปสัญญาณ และมีค่า
 %THD ของกระแสที่แหล่งจ่ายมีค่าลดลง โดยสามารถแบ่งออกได้เป็น 3
 ช่วงเวลา คือ ช่วงเวลาโหลดปกติ ช่วงเวลาที่กระแสโหลดมีขนาดลดลง
 และช่วงเวลาที่กระแสโหลดมีขนาดเพิ่มขึ้น สำหรับกรณีที่ตัวควบคุม
 พีซีซีทีใช้ 3 ค่าเชิงภาษาจะให้ค่า %THD เฉลี่ยของกระแสที่แหล่งจ่าย
 ภายหลังการชดเชยที่ระบบไฟฟ้ากำลังสองเฟสมีค่าเท่ากับ 3.68 % 4.24 %
 และ 4.20 % ตามลำดับ โหลด และ %THD เฉลี่ยที่ระบบไฟฟ้ากำลัง
 สามเฟสมีค่าเท่ากับ 3.47 % 3.79 % และ 4.03 % ตามลำดับ โหลด ส่วน
 กรณีที่ตัวควบคุมพีซีซีทีใช้ 5 ค่าเชิงภาษาค่า %THD เฉลี่ยของกระแส
 ที่แหล่งจ่ายภายหลังการชดเชยที่ระบบไฟฟ้ากำลังสองเฟสมีค่าเท่ากับ
 3.49 % 4.13 % และ 4.03 % ตามลำดับ โหลด และที่ระบบไฟฟ้ากำลัง
 สามเฟสมีค่าเท่ากับ 3.29 % 3.70 % และ 3.88 % ตามลำดับ โหลด โดย
 สามารถดูสรุปผลค่า %THD ของกระแสที่แหล่งจ่ายจากตารางที่ 1

ตารางที่ 1 สรุปผลของ %THD ของกระแสที่แหล่งจ่าย

ตัวควบคุม พีซีซีที	%THD เฉลี่ยของกระแสที่แหล่งจ่ายภายหลังการชดเชย					
	ระบบไฟฟ้ากำลังสองเฟส			ระบบไฟฟ้ากำลังสามเฟส		
	ปกติ	ลด	เพิ่ม	ปกติ	ลด	เพิ่ม
กรณี 3 ค่าเชิงภาษา	3.68	4.24	4.20	3.47	3.79	4.03
กรณี 5 ค่าเชิงภาษา	3.49	4.13	4.03	3.29	3.70	3.88

จากตารางที่ 1 จะเห็นได้ว่าตัวควบคุมพีซีซีทีกรณีที่ใช้ 5 ค่าเชิง
 ภาษาจะให้ค่า %THD เฉลี่ยของกระแสที่แหล่งจ่ายภายหลังการชดเชยที่น้อย
 กว่ากรณีที่ใช้ 3 ค่าเชิงภาษา ทั้งที่ระบบไฟฟ้ากำลังสองเฟส และที่ระบบ
 ไฟฟ้ากำลังสามเฟส แต่อย่างไรก็ตามทั้ง 2 กรณีตัวควบคุมสามารถให้

ค่า %THD เฉลี่ยของกระแสที่แหล่งจ่ายภายหลังการชดเชยอยู่ภายใต้กรอบ
 มาตรฐาน IEEE Std. 519 – 2014

7. สรุป

บทความนี้ได้นำเสนอการออกแบบตัวควบคุมพีซีซีทีสำหรับ
 ควบคุมกระแสชดเชยของวงจรกรองกำลังแยกที่แบบขนานในระบบ
 รางไฟฟ้ากระแสสลับแบบเฟสร่วม โดยผลการจำลองสถานการณ์ พบว่า
 ตัวควบคุมพีซีซีทีที่ออกแบบทั้งกรณีที่ใช้ 3 และ 5 ค่าเชิงภาษา
 สามารถให้ประสิทธิภาพการควบคุมกระแสชดเชยที่ดีทั้งในกรณีกระแส
 โหลดปกติ กรณีกระแสโหลดมีขนาดลดลง และกรณีกระแสโหลดมี
 ขนาดเพิ่มขึ้น โดยกรณีที่ใช้ 5 ค่าเชิงภาษาให้ค่า %THD ของกระแสที่
 แหล่งจ่ายภายหลังการชดเชยที่น้อยกว่ากรณีที่ใช้ 3 ค่าเชิงภาษาอย่างไรก็
 ตามค่า %THD ที่ได้จากทั้งสองกรณียังมีค่าอยู่ในกรอบมาตรฐาน IEEE
 Std. 519-2014

8. กิตติกรรมประกาศ

คณะผู้วิจัยขอขอบคุณกลุ่มวิจัยอิเล็กทรอนิกส์กำลัง พลังงาน
 เครื่องจักรกล และการควบคุมที่ให้ทุนสนับสนุนงานวิจัยรวมถึงขอบคุณ
 มหาวิทยาลัยเทคโนโลยีสุรนารีที่ให้สถานที่และเครื่องมือต่าง ๆ อันเป็น
 ประโยชน์ต่องานวิจัย

เอกสารอ้างอิง

- [1] Shu Z, Xie S, Li Q. Single-Phase Back-To-Back Converter for Active Power Balancing, Reactive Power Compensation and Harmonic Filtering in Traction Power System. IEEE Transactions on Power Electronics. 2011; 26(2): 334–343.
- [2] Huang S-R, Chen B-N. Harmonic study of the Le Blanc transformer for Taiwan railway's electrification system. IEEE Transactions on Power Delivery. 2002; 17(2): 495–499.
- [3] Cirrione M, Pucci M, Vitale G, Miraoui A. Current harmonic compensation by a single-phase shunt active power filter controlled by adaptive neural filtering. IEEE Transactions on Industrial Electronics. 2009; 56(8): 3128–3143.
- [4] ชวิน อุดมกิจปัญญา และ ทศพร นรฤทธิ์, “การตรวจจับฮาร์มอนิกด้วยวิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่งสำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม”, The 7th TNI Academia Conference 2021, 21 พ.ค. 2560, หน้า 397-402.
- [5] Rahmani S, Mendalek N, Al-Haddad K. Experimental Design of a Nonlinear Control Technique for Three-Phase Shunt Active Power Filter. IEEE Transactions on Industrial Electronics. 2010; 57: 3364–3375.
- [6] E.H. Mamdani (1974). Applications of Fuzzy Algorithms for Simple Dynamic Plant. IEEE on Control. 121: 1585-1588.

2024 International Electrical Engineering Congress (IEECON 2024)
March 6-8, 2024, Pattaya Chonburi, THAILAND

Harmonic Elimination of AC Electric Railway Systems Using Shunt Active Power Filters

1st Sooppakit Sirasugol
School of Electrical Engineering,
Suranaree University of Technology,
Nakhon Ratchasima, Thailand
Sooppakit.sirasugol@gmail.com

2nd Twin domkitpanya
School of Electrical Engineering,
Suranaree University of Technology,
Nakhon Ratchasima, Thailand
twin.ukp@gmail.com

3rd Tosaporn Narongrit
School of Electrical Engineering,
Suranaree University of Technology,
Nakhon Ratchasima, Thailand
tosaporn@sut.ac.th

4th Kongpol Areerak
School of Electrical Engineering,
Suranaree University of Technology,
Nakhon Ratchasima, Thailand
kongpol@sut.ac.th

Abstract— This article presents the power quality improvement in an AC electric railway system by harmonic elimination using the shunt active power filter. The shunt active power filter's reference current is calculated using the synchronous detection with Fourier analysis (SDF) method. The fuzzy controller is used to regulate the current of the shunt active power filter. The article also presents a method for designing fuzzy controllers that is simple to calculate and does not require a mathematical model of the system. The Simulink/MATLAB program was used to model the AC electric railway system with harmonic reduction by the shunt active power filter. The results confirmed that the Fuzzy controller created by the proposed method performs better than the PI controller for controlling the compensating current. Moreover, the shunt active power filter can reduce current harmonic in the AC electric railway system. The percentage value of total harmonic distortions (%THD) after compensation of the source currents is decreased and follows the IEEE standard 519-2022.

Keywords— shunt active power filter, fuzzy controller, harmonics, power quality, electric railway

I. INTRODUCTION

Nowadays, electric railway systems are increasing worldwide because this technology is highly efficient for transportation and has high security compared with other transportation technologies. DC and AC power systems were applied to feed a traction load or a train. However, because of its stability, the AC power system is used a lot for a long-distance railway. The traction load connected to the AC electric railway system can produce problems for power quality such as unbalanced current, harmonics, and power factor. The harmonics are focused on in the paper. There are a lot of effects from harmonics, such as loss in electric devices and transmission lines, interference in signalling systems and communication devices, instrumentation and protective device failure, and short-life equipment [1]. Thus, the elimination of harmonics in the AC electric railway system is important for reducing the effects and improving power quality. There are three methods to use for eliminating harmonic in an AC electric power system: using a passive power filter, using an active power filter, and using a hybrid power filter (a combination of passive and active power filters)[2]. However, the shunt active power filter (SAPF) is

selected to eliminate the current harmonic in the AC electric railway system for this paper. It is because of the higher efficiency for eliminating all harmonic orders, flexibility when loads change, and no resonance problem compared with a passive power filter [3]. Fig. 1 shows the harmonic elimination in the AC electric railway system using SAPF. The substation has received the input of three-phase voltage (69 kV, 60 Hz) from the power grid and generates the output voltage of 26 kV, 60 Hz as a two-phase power supply (M and T) by the Le-blanc transformer. The traction loads are linked to phases M and T of the AC electric railway system, and real traction load data from Taiwan's railway systems [4] is utilized as a case study. Moreover, two single-phase SAPFs are connected to linear transformers TM and TT (1 kV:26 kV) to inject compensatory current into the AC electric railway system to eliminate current harmonic. The SAPF parameters such as the DC bus voltage (V_{DC}), the filter inductance (L_f), and the DC capacitance (C_{DC}) have been designed using the conventional approach [5] and depicted in Fig. 1. The SAPF control system has three major components: harmonic detection, current control, and DC bus voltage control. Harmonic detection is responsible for calculating the reference current of the SAPF. The synchronous detection with the Fourier analysis (SDF) method [6] is applied in the paper. The current control is the component that controls the SAPF's compensating current to follow the reference current calculated using the SDF method. There are many popular controllers to use for controlling this current, such as a Hysteresis controller, a PI controller, and a Fuzzy controller. However, the Fuzzy controller [8] was chosen because it can provide high performance for controlling the compensating current while without requiring a mathematical model of the system for design. The approach to designing the Fuzzy controller is also proposed in section IV of the paper. Finally, the PI controller is sufficient for regulating the SAPF's DC bus voltage.

The paper is organized: Section II explains the SDF harmonic detection method. Section III reviews the conventional approach for designing the PI controllers. Section IV proposes an approach to design the Fuzzy controller. Section V shows the simulation results and discussion. Section VI is the summary of the paper.

2024 12th International Electrical Engineering Congress (IEECON) | 979-8-3503-8359-1/24/\$31.00 ©2024 IEEE | DOI: 10.1109/IEECON60677.2024.10537979

979-8-3503-8359-1/24/\$31.00 ©2024

Authorized licensed use limited to: Suranaree University of Technology provided by UniNet. Downloaded on October 09, 2024 at 04:15:47 UTC from IEEE Xplore. Restrictions apply.




Fig. 1. The considered system.

II. SDF METHOD

The synchronous detection with Fourier analysis (SDF) is a harmonic detection method for determining the SAPF reference current (i_C^*) [6]. The SDF technique is formed by combining the SD method's calculating steps, including the SWFA's high harmonic filtering accuracy. The calculation of the i_C^* by SDF is divided into six steps as shown in Fig. 2. For the AC electric railway systems, the SDF blocks will be used for phases M and T (i_{CM}^*, i_{CT}^*), depicted in Fig. 1.

$$\begin{bmatrix} v_{sA} \\ v_{sB} \end{bmatrix} = \begin{bmatrix} v_s(\theta) \\ v_s(\theta - \frac{\pi}{2}) \end{bmatrix} \quad (1)$$

$$\begin{bmatrix} i_{LA} \\ i_{LB} \end{bmatrix} = \begin{bmatrix} i_L(\phi) \\ i_L(\phi - \frac{\pi}{2}) \end{bmatrix} \quad (2)$$

From Fig. 2, the inputs of the SDF method are the source voltage (v_s or $v_s(\theta)$) and the load current (i_L or $i_L(\theta)$) of the considered system, which is divided into two axes: A and B, as shown in (1) and (2). The B-axis has been delayed by $\pi/2$ radians from the A-axis as shown in Fig. 3.




Fig. 2. The SDF method.




Fig. 3. The quantities on the A and B axes.

In step 3 of the SDF method, the power in DC component (P_{dc}) is filtered by the SWFA technique, which considers from the instantaneous power (P) equation of Euler-Fourier as shown in (3). The coefficient A_0 in (3) will be analyzed for calculating the P_{dc} value ($P_{dc}=A_0/2$). There are two steps to computing the A_0 using the SWFA technique. The first step is determining the initial A_0 by (4), which receives the N data in a period of the fundamental frequency ($k=N_0$ to N_0+N-1). The second step is the computation to update the new A_0 ($A_0^{(new)}$). This value can be calculated by (5), which is derived from the sliding window technique as shown in Fig. 4. According to this figure, when the data $P(kT)$ at the window of $k=N_0$ is slid down to $k=N_0-1$ for leaving. Then the remaining data $P(kT)$ at the window for $k=N_0+1$ to $k=N_0+N-1$ are also slid down the window. After that, the new data $P(kT)$ in the window $k=N_0+N$ will be entered to replace the empty window at the old $k=N_0+N-1$ for calculating the $A_0^{(new)}$. In each round of updating A_0 , it also provides the new P_{dc} value by (6). Where T (sampling time) is set to 10 μ s for the paper.




Fig. 4. The A_0 computation by the SWFA technique.

$$P(kT) = \underbrace{\frac{A_0}{2}}_{\text{DC component } (P_{dc})} + \underbrace{\sum_{h=1}^{\infty} [A_h \cos(h\omega_0 kT) + B_h \sin(h\omega_0 kT)]}_{\text{AC component}} \quad (3)$$

$$A_0 = \frac{2}{N} \sum_{k=N_0}^{N_0+N-1} P(kT) \quad (4)$$

$$A_0^{(new)} = A_0^{(old)} + \frac{2}{N} P([N_0+N]T) - \frac{2}{N} P([N_0]T) \quad (5)$$

$$P_{dc} = \frac{A_0}{2} \quad (6)$$

III. THE PI CONTROLLER

A. The current control using the PI controller

Fig. 5 shows the block diagram for compensating current control with the PI controller. The difference between the reference current (i_c^*) and the compensating current (i_c) is the

error input of the controller, while the output is the reference voltage (U^*). This reference voltage will be used as the input of the PWM technique for generating the control pulses of the SAPF.




Fig. 5. The current control via the PI controller.

B. PI controller design

Fig. 6 shows the closed-loop control scheme used to design the PI controller. Where the PI controller's gains K_p and K_i can be designed using (7) and (8), respectively [7]. In the paper, the damping ratio (ζ) and the natural frequency (ω_n) are set equal to 0.707 and 6000π , respectively. Thus, the calculation result of the K_p is equal to 4, and the K_i is equal to 53,300. Note that: In the considered AC electric railway system, the same controllers will control the compensating current of SAPF for phases M and T.




Fig. 6. Closed-loop control to design the PI controller.

$$K_p = 2\zeta\omega_n L_f \quad (7)$$

$$K_i = \omega_n^2 L_f \quad (8)$$

IV. THE FUZZY CONTROLLER

A. The current control using the Fuzzy controller

Fig. 7 shows the block diagram when using the fuzzy controller for current control. The error ($i_c^* - i_c$) and the reference voltage (U^*) are the input and output of the Fuzzy controller, respectively. The U^* will be sent to the PWM technique for generating the SAPF control pulses.




Fig. 7. The current control via the Fuzzy controller.

B. Fuzzy controller design

The processes in the Fuzzy controller are shown in Fig. 8. The fuzzy inference by Takagi-Sugeno model [8] and the weighted average (WA) defuzzification method in (9) are specified for the Fuzzy controller design. The membership function of input error is designed with a balanced seven triangle shapes shown in Fig. 9. The boundary position of this input is calculated from the e_{max} value which can be

2024 International Electrical Engineering Congress (iEECON 2024)
 March 6-8, 2024, Pattaya Chonburi, THAILAND




Fig. 8. The processes of the Fuzzy controller.

determined by (10). In Fig. 10, the membership function of the output U^* is designed as the seven bar constants, and the boundary position of the output U^* can be obtained by the SAPF's DC bus voltage or V_{DC} (1700 V). Moreover, the Fuzzy controller is based on seven rules for controlling the compensating current as below:

- Rule 1 IF error = *SuperNeg* THEN voltage = *SuperDec*
- Rule 2 IF error = *VeryNeg* THEN voltage = *VeryDec*
- Rule 3 IF error = *Neg* THEN voltage = *Dec*
- Rule 4 IF error = *Zero* THEN voltage = *Con*
- Rule 5 IF error = *Pos* THEN voltage = *Inc*
- Rule 6 IF error = *VeryPos* THEN voltage = *VeryInc*
- Rule 7 IF error = *SuperPos* THEN voltage = *SuperPos*

$$WA = \frac{\sum_{m=1}^m \mu(k_m) \times k_m}{\sum_{m=1}^m \mu(k_m)} \quad (9)$$

$$e_{max} = \left(\frac{V_L}{V_H} \right) \times \left(\frac{V_{DC} - 1414}{L_f} \right) \times T \quad (10)$$




Fig. 9. The input error.




Fig. 10. The output U^* .

From the parameters configuration of the system in Fig. 1, the V_{DC} is equal to 1700 V. The low-voltage side of the transformer (V_L) is 1 kV and the high-voltage side (V_H) is 26 kV. The filter inductance (L_f) of the SAPF is 0.15 mH, and the sampling time (T) is fixed equal to 10 μ s. Thus, the

calculation result of the e_{max} value using (9) is equal to 0.73 A.

V. RESULTS AND DISCUSSIONS

This section presents a simulation of harmonic removal using SAPF for an AC electric railway system. The system in Fig. 1 is simulated using the SDF harmonic detection method and the proposed Fuzzy controller. The harmonic elimination results for phases M and T of the AC electric railway system are shown in Figs. 11. and 12., respectively.




Fig. 11. The harmonic elimination result of phase M using Fuzzy controller.




Fig. 12. The harmonic elimination result of phase T using Fuzzy controller.

In the duration time before compensation (at time < 0.06 s), the source currents of phases M and T (i_{SM}, i_{ST}) are highly distorted waveforms (%THD = 22.18%). However, when SAPF injects the compensating currents into the AC electric railway system at times > 0.06 s, the source currents (i_{SM}, i_{ST}) become a sinusoidal waveform. Where the %THD values after compensation are equal to 1.37% and 1.27% for phases M and T, respectively. These %THD results are addressed in Table 1. Moreover, the results show that the proposed Fuzzy controller can control the compensating currents (i_{CM}, i_{CT}) to track the reference currents (i_{CM}^*, i_{CT}^*) from the SDF method throughout the signal waveform.

For performance comparison, the results of controlling the compensating current by the PI controller with the conventional design method are shown in Fig. 13 and 14. It can be seen that the PI controller can also control the compensating currents (i_{CM}, i_{CT}) following the reference currents (i_{CM}^*, i_{CT}^*). Consequently, the source currents (i_{SM}, i_{ST})

2024 International Electrical Engineering Congress (iEECON 2024)
March 6-8, 2024, Pattaya Chonburi, THAILAND

are also almost a sinusoidal waveform after compensation, and %THD for phase M is 1.91% and phase T is 1.78%.




Fig. 13. The harmonic elimination result of phase M using PI controller.




Fig. 14. The harmonic elimination result of phase T using PI controller.




Fig. 15. The performance of current control for phase M using (a) Fuzzy controller and (b) PI controller.

Fig. 15. shows the performance comparison of the current control in phase M, when using the Fuzzy controller (Fig. 15. (a)), and the PI controller (Fig. 15. (b)). According to this figure, both controllers have good performance in controlling the compensating current. The compensating current (i_C) has been tracked following the reference current (i_C^*). However, at the maximum slope of the reference current

(0.1915 - 0.192 s), the Fuzzy controller has more efficient control than the PI controller.

In addition, the results in terms of the average %THD value after compensation of the source current using the Fuzzy controller are equal to 1.32%, while using the PI controller is equal to 1.85% as depicted in Table I. As the results, it is confirmed the proposed Fuzzy controller has better performance for controlling the compensating current compared with the PI controller. Moreover, This %THD value is under the IEEE standard 519-2022.

TABLE I. THE %THD RESULTS OF SOURCE CURRENTS

Controller types	%THD before compensation			%THD after compensation		
	phase M	phase T	average	phase M	phase T	average
Fuzzy controller	22.18	22.18	22.18	1.37	1.27	1.32
PI controller				1.91	1.78	1.85

V. CONCLUSION

The elimination of harmonics using the SAPF for the AC electric railway system has been proposed in the paper. The SDF method was used to determine the SAPF's reference current. Moreover, the design of the fuzzy controller was proposed for controlling the current of the SAPF. The simulation results confirmed that the proposed fuzzy controller outperforms the PI controller in terms of controlling the current. Moreover, the SAPF could efficiently eliminate harmonics for the AC electric railway system, and the source current has a sinusoidal waveform after compensation. The %THD values of the source currents are reduced under the IEEE standard 519-2022.

ACKNOWLEDGMENT

This work was supported by PEMC Research Group and by Suranaree University of Technology (SUT).

REFERENCES

- [1] C. Panpan, K-L Areerak, P. Santiprapan, K-N Areerak, and S. S. Yeoh, "Harmonic mitigation in electric railway systems using improved model predictive control," *Energies*, vol. 14, no. 7, 2021.
- [2] A.V. Barva and S. Joshi, "Comparative Analysis of Passive, Active, and Hybrid Active Filters for Power Quality Improvement in Grid-Connected Photovoltaic System," 2023 7th International Conference on Computer Applications in Electrical Engineering-Recent Advances (CERA), Roorkee, India, 2023, pp. 1-6.
- [3] A. R. Dekka, A. R. Beig and M. Poshtan, "Comparison of passive and active power filters in oil drilling rigs," 11th International Conference on Electrical Power Quality and Utilisation, Lisbon, Portugal, 2011, pp. 1-6.
- [4] Sy-Ruen Huang and Bing-Nan Chen, "Harmonic study of the Le Blanc transformer for Taiwan railway's electrification system," in *IEEE Transactions on Power Delivery*, vol. 17, no. 2, pp. 495-499, April 2002.
- [5] T. Narongrit, K-L. Areerak, and K-N. Areerak, "Optimal Design of Shunt Active Power Filters Using a Particle Swarm Optimization," *International Review on Modelling & Simulations*, vol. 4, pp. 2871-2878, 2011.
- [6] T. Narongrit, P. Santiprapan and S. Janpong, "A Synchronous Detection with Fourier Analysis for Single-Phase Shunt Active Power Filters," 2018 5th International Conference on Electric Power and Energy Conversion Systems (EPECS), Kitakyushu, Japan, 2018, pp. 1-6.

2024 International Electrical Engineering Congress (IEEECON 2024)
March 6-8, 2024, Pattaya Chonburi, THAILAND

- [7] B.A. Angelico, L.B.G. Campanhol, S.A. Oliveira da Silva, "P-I/P-I-D tuning procedure of a single-phase shunt active power filter using Bode diagram," *IET Power Electron*, vol. 7, pp. 2647-2659, 2014.
- [8] T. Narongrit, K-L. Areerak, and K-P. Areerak, "Adaptive Fuzzy Control for Shunt Active Power Filters," *Electric Power Components and Systems*, vol. 44, no 6, pp. 646-657, May, 2016.



บทความวิจัย

การตรวจจับฮาร์มอนิกด้วยวิธีพีคิวเอฟร่วมกับการตรวจจับแรงดันลำดับเฟสบวกมูลฐานสำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม

Harmonic detection using PQF with fundamental positive sequence voltage detector for co-phase AC electric railway systems

ธวิน อุดมกิจปัญญา ทศพร ณรงค์ฤทธิ์*

กลุ่มวิจัยอิเล็กทรอนิกส์กำลัง พลังงาน เครื่องจักรกล และการควบคุม สาขาวิชาวิศวกรรมไฟฟ้า สำนักวิชาวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีสุรนารี จังหวัดนครราชสีมา 30000

Twin Udomkitpanya Tosaporn Narongrit*

Power Electronics, Energy, Machines and Control Research Group, School of Electrical Engineering, Institute of Engineering, Suranaree University of Technology, Nakhon Ratchasima 30000

* Corresponding author.

E-mail: tosaporn@sut.ac.th; Telephone: 0 4422 4402

วันที่รับบทความ 6 ธันวาคม 2565; วันที่แก้ไขบทความ ครั้งที่ 1 4 กรกฎาคม 2566; วันที่ตอบรับบทความ 16 สิงหาคม 2566

บทคัดย่อ

บทความนี้นำเสนอการตรวจจับฮาร์มอนิกด้วยวิธีพีคิวเอฟ (PQF) ร่วมกับการตรวจจับแรงดันลำดับเฟสบวกมูลฐาน (Fundamental Positive Sequence Voltage Detector : FPSVD) สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม วิธีการที่นำเสนอนี้ใช้สำหรับคำนวณหากระแสอ้างอิงสำหรับการชดเชยฮาร์มอนิกของวงจรกรองกำลังแอกทีฟแบบขนาน (Shunt Active Power Filter : SAPF) ทั้งในกรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางเป็นรูปคลื่นไซน์บริสุทธิ์ และกรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางมีความเพี้ยนเนื่องจากฮาร์มอนิก การทดสอบตรวจจับฮาร์มอนิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม จะประยุกต์ใช้เทคนิคการจำลองสถานการณ์แบบฮาร์ดแวร์ในรูปที่ใช้ซอฟต์แวร์โปรแกรม Simulink/MATLAB ร่วมกับบอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit โดยผลการจำลองสถานการณ์กรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางเป็นรูปคลื่นไซน์บริสุทธิ์พบว่า การตรวจจับฮาร์มอนิกด้วยวิธี PQF สามารถคำนวณกระแสอ้างอิงได้อย่างถูกต้องและยืดหยุ่นกว่าวิธี PQ แบบดั้งเดิม ส่งผลให้ค่าเปอร์เซ็นต์ความเพี้ยนฮาร์มอนิกรวม (percentage of total harmonic distortion : %THD) ที่ระบบไฟฟ้ากำลังสามเฟสซึ่งเป็นจุดต่อร่วม (Point of Common Coupling : PCC) มีค่าน้อยกว่า 0.42% ส่วนในกรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางมีความเพี้ยนเนื่องจากฮาร์มอนิกพบว่าการตรวจจับฮาร์มอนิกด้วยวิธี PQF ร่วมกับ FPSVD มีสมรรถนะในการตรวจจับฮาร์มอนิกที่ดีกว่าการใช้เพียงวิธี PQF ส่งผลให้วงจรกรองกำลังแอกทีฟแบบขนานสามารถกำจัดฮาร์มอนิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วมได้อย่างมีประสิทธิภาพ และมีค่า %THD ภายหลังจากชดเชยมีค่าน้อยกว่า 0.86% น้อยกว่าค่า %THD ภายหลังจากชดเชยของกระแสที่แหล่งจ่ายมีค่าลดลงอยู่ภายใต้กรอบมาตรฐาน IEEE Standard 519-2014

คำสำคัญ

การตรวจจับฮาร์มอนิก การตรวจจับแรงดันลำดับเฟสบวกมูลฐาน ตัวควบคุมพีไอ วงจรกรองกำลังแอกทีฟ การปรับปรุงคุณภาพกำลังไฟฟ้า

Abstract

This paper presents the harmonic detection using PQF in combination with the fundamental positive sequence voltage detector (Fundamental Positive Sequence Voltage Detector : FPSVD) for co-phase AC railway systems. The

proposed method is used to calculate the reference current for harmonic compensation of the shunt active power filter (Shunt Active Power Filter : SAPF), both in cases where the voltage source of the railway system is a pure sinusoidal waveform and in cases where the voltage source of the railway system is distorted due to harmonics. Harmonic detection tests in co-phase AC railway systems apply hardware in the loop simulation techniques using Simulink/MATLAB software with the TMS320C2000™ Experimenter Kit DSP board. The simulation results for the case where the voltage source of the railway systems is a pure sinusoidal waveform found that harmonic detection using the PQF method can calculate the reference current more accurately and flexibly than the conventional PQ method. As a result, the percentage of total harmonic distortion (%THD) after compensation at the three-phase power system, which is the Point of Common Coupling (PCC) is less than 0.42%. In cases where the voltage supply of the railway systems is distorted. It was found that harmonic detection by the PQF method combined with the FPSVD method has better performance than using only the PQF method, resulting in the shunt active power filter effectively removing harmonics in co-phase AC railway systems, and %THD after compensation at the PCC point is less than 0.86%. Moreover, the %THD after compensation of the source current decreases within the framework of IEEE Standard 519-2014.

Keywords

active power filter; fundamental positive sequence voltage detector; harmonic detection; PI controller; power quality improvement

1. คำนำ

ปัจจุบันมีการใช้งานระบบรางไฟฟ้าในระบบขนส่งเป็นจำนวนมากไม่ว่าจะเป็นการขนส่งสินค้าหรือขนส่งมวลชน เนื่องจากเป็นระบบขนส่งที่มีประสิทธิภาพ และความปลอดภัยสูงเมื่อเปรียบเทียบกับระบบขนส่งประเภทอื่น ๆ การขับเคลื่อนรถไฟไฟฟ้าในระบบรางไฟฟ้าจำเป็นต้องมีการใช้งานโหลดที่สำคัญ คือ มอเตอร์ขับเคลื่อนรถไฟไฟฟ้า ชุดควบคุมความเร็วมอเตอร์เพื่อควบคุมความเร็วของรถไฟไฟฟ้า วงจรแปลงผันกำลังไฟฟ้า นอกจากนี้ยังมีการใช้งานโหลดอำนวยความสะดวกอื่น ๆ บนรถไฟไฟฟ้าอีกด้วย เช่น โหลดแสงสว่าง และโหลดเครื่องปรับอากาศ ซึ่งโหลดดังกล่าวมีพฤติกรรมการทำงานที่ไม่เป็นเชิงเส้น (non-linear) ส่งผลให้เกิดฮาร์มอนิก ขึ้นในระบบรางไฟฟ้าและก่อให้เกิดผลเสียต่าง ๆ ตามมา เช่น การเกิดสัญญาณรบกวนในระบบการสื่อสาร ระบบอาณัติสัญญาณ และวงจรอิเล็กทรอนิกส์ต่าง ๆ [1] เกิดการทำงานผิดพลาดของอุปกรณ์ป้องกันและรีเลย์ ตัวเก็บประจุ และอุปกรณ์แสงสว่างมีอายุการใช้งานสั้นลง [2] การเกิดกำลังสูญเสียที่สายส่ง [3,4] เกิดกำลังสูญเสียและความร้อนขึ้นที่มอเตอร์ และหม้อแปลงไฟฟ้า [5] นอกจากนี้ยังส่งผลเสียถึงคุณภาพกำลังไฟฟ้าอีกด้วย [6] ดังนั้นการกำจัดฮาร์มอนิกในระบบรางไฟฟ้าจึงเป็นเรื่องที่สำคัญอย่างมาก ปัจจุบันมีวิธีการกำจัดฮาร์มอนิกที่นิยมใช้อยู่ 3 วิธี ได้แก่ การใช้วงจรกรองกำลังแบบพาสซีฟ (passive power


filter) [7] การใช้วงจรกรองกำลังแบบแอคทีฟ (active power filter) [8] และการใช้วงจรกรองกำลังแบบไฮบริด (hybrid power filter) [9] โดยในบทความนี้จะเลือกใช้วงจรกรองกำลังแบบชานาน (Shunt Active Power Filter : SAPF) เนื่องจากวงจรดังกล่าวสามารถกำจัดฮาร์มอนิกได้อย่างมีประสิทธิภาพ มีความยืดหยุ่นในการทำงานเมื่อเกิดการเปลี่ยนแปลงค่าพารามิเตอร์ของระบบ และไม่ประสบปัญหาการเกิดเรโซแนนซ์แบบกรณีของวงจรกรองกำลังพาสซีฟ [10]

การตรวจจับฮาร์มอนิกเป็นกระบวนการหนึ่งที่สำคัญในการกำจัดฮาร์มอนิกด้วยวงจร SAPF โดยมีหน้าที่ในการคำนวณกระแสอ้างอิงสำหรับการชดเชยให้กับวงจร SAPF โดยปกติแล้วการตรวจจับฮาร์มอนิกจะสามารถคำนวณกระแสอ้างอิงได้อย่างถูกต้องได้ก็ต่อเมื่อแรงดันไฟฟ้าที่แหล่งจ่ายไฟฟ้าของระบบมีลักษณะเป็นรูปคลื่นไซน์บริสุทธิ์ แต่ในกรณีที่มีฮาร์มอนิกปะปนที่แรงดันไฟฟ้าที่แหล่งจ่ายไฟฟ้าของระบบจะส่งผลให้การคำนวณตรวจจับฮาร์มอนิกเกิดความผิดพลาดซึ่งส่งผลเสียต่อการกำจัดฮาร์มอนิกโดยตรง บทความนี้จะนำเสนอการตรวจจับฮาร์มอนิกด้วยวิธีพีคิวเอฟ (PQF) สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสรวมซึ่งเป็นวิธีที่พัฒนามาจากวิธีทฤษฎีกำลังรีแอคทีฟขณะหนึ่งสำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสรวม [11] และนำเสนอการใช้วิธี PQF ร่วมกับการตรวจจับแรงดันลำดับเฟสบวกมูลฐาน

(Fundamental Positive Sequence Voltage Detector : FPSVD) [12] เพื่อแก้ไขปัญหาการตรวจจับสนิทฮาร์โมนิกผิดพลาดในกรณีที่แรงดันไฟฟ้าที่แหล่งจ่ายของระบบรางมีฮาร์โมนิกปะปนโดยระบบรางไฟฟ้าที่ใช้พิจารณาในการทดสอบการตรวจจับสนิทฮาร์โมนิก สามารถแสดงได้ดังรูปที่ 1 ซึ่งประกอบไปด้วย 2 ส่วน ส่วนแรก คือ ระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม (co-phase power supply systems) ที่รับกำลังไฟฟ้าจากระบบส่งกำลังไฟฟ้าสามเฟสผ่านหม้อแปลงเลอว์บลองก์ (Le-Blanc transformer) และส่วนที่ 2 คือ วงจร SAPF และระบบควบคุม (control systems) โดยในบทความนี้ได้เลือกใช้ตัวควบคุมแบบพีโอ (PI controller) [13,14] เพื่อความสะดวกในการวิเคราะห์ผลทั้งในระบบควบคุมกระแสชดเชย และระบบควบคุมแรงดันบัสไฟตรงเนื่องจากตัวควบคุม

ดังกล่าวมีการออกแบบที่ง่ายไม่ซับซ้อนและให้สมรรถนะในการควบคุมที่ดีเพียงพอ

สำหรับการนำเสนอของบทความนี้ประกอบด้วย หัวข้อที่ 2 จะอธิบายขั้นตอนการคำนวณตรวจจับสนิทฮาร์โมนิกด้วยวิธี PQ สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม หัวข้อที่ 3 จะอธิบายขั้นตอนการคำนวณตรวจจับสนิทฮาร์โมนิกด้วยวิธี PQF สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม หัวข้อที่ 4 จะอธิบายขั้นตอนการคำนวณตรวจจับสนิทฮาร์โมนิกด้วยวิธี PQF สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม หัวข้อที่ 5 จะอธิบายการออกแบบระบบควบคุมของวงจร SAPF หัวข้อที่ 6 จะนำเสนอการจำลองสถานการณ์การกำจัดฮาร์โมนิกในระบบรางไฟฟ้าด้วยเทคนิคฮาร์ดแวร์ในรูป หัวข้อที่ 7 จะนำเสนอผลการจำลองสถานการณ์การกำจัดฮาร์โมนิกและการอภิปรายผล หัวข้อที่ 8 คือ การสรุปผลของบทความ และในหัวข้อที่ 9 คือข้อเสนอแนะ



รูปที่ 1 ระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วมที่พิจารณากำจัดฮาร์โมนิก

2. การตรวจจับสนิทฮาร์โมนิกด้วยวิธี PQ สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม

การตรวจจับสนิทฮาร์โมนิกด้วยวิธี PQ สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม เป็นการประยุกต์ใช้วิธีทฤษฎีกำลังรีแอกทีฟขณะหนึ่ง (Instantaneous Reactive Power

Theory) [15,16] ในการคำนวณกระแสอ้างอิงของระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วมพร้อมกันทั้งสองเฟส โดยมีขั้นตอนในการคำนวณทั้งหมด 5 ขั้นตอน ดังนี้

ขั้นตอนที่ 1 แปลงแรงดันไฟฟ้าที่แหล่งจ่ายของระบบไฟฟ้ากำลังสองเฟส (v_{SM}, v_{ST}) และกระแสโหลด (i_{LM}, i_{LT}) ของ

ระบบแรงไฟฟ้าเป็นปริมาณแรงดันไฟฟ้าบนแกน $\alpha\beta$ ($v_{S\alpha}, v_{S\beta}$) และกระแสไฟฟ้าบนแกน $\alpha\beta$ ($i_{L\alpha}, i_{L\beta}$) ดังแสดงในสมการที่ (1) และ (2) ตามลำดับ


$$\begin{bmatrix} v_{S\alpha} \\ v_{S\beta} \end{bmatrix} = \begin{bmatrix} v_{SM} \\ v_{ST} \end{bmatrix} \quad (1)$$

$$\begin{bmatrix} i_{L\alpha} \\ i_{L\beta} \end{bmatrix} = \begin{bmatrix} i_{LM} \\ i_{LT} \end{bmatrix} \quad (2)$$


ขั้นตอนที่ 2 คำนวณค่ากำลังแอกทีฟและค่ากำลังรีแอกทีฟที่โหลด (p_L, q_L) โดยใช้สมการที่ (3)

$$\begin{bmatrix} p_L \\ q_L \end{bmatrix} = \begin{bmatrix} v_{SM} & v_{ST} \\ -v_{ST} & v_{SM} \end{bmatrix} \cdot \begin{bmatrix} i_{LM} \\ i_{LT} \end{bmatrix} \quad (3)$$

ขั้นตอนที่ 3 แยกองค์ประกอบฮาร์มอนิกของกำลังแอกทีฟ (\bar{p}_L) ด้วยวงจรกรองแบบต่ำผ่าน (Low Pass Filter : LPF) ดังแสดงในรูปที่ 2 เมื่อพิจารณากราฟสเปกตรัมของกำลังแอกทีฟที่โหลด (p_L) ดังรูปที่ 3 พบว่ามีค่ากำลังไฟฟ้าแอกทีฟมูลฐานปรากฏ (\bar{p}_L) ที่ค่าความถี่ 0 Hz และค่ากำลังไฟฟ้าแอกทีฟฮาร์มอนิก (\hat{p}_L) อันดับต่ำที่สุดปรากฏที่ค่าความถี่ 60 Hz ในบทความนี้จึงเลือกใช้วงจรกรองอันดับ 2 ที่มีค่าความถี่ตัด (Cutoff Frequency) เท่ากับ 50 Hz ซึ่งอยู่ระหว่างความถี่ที่ปรากฏค่ากำลังไฟฟ้าแอกทีฟมูลฐาน และค่ากำลังไฟฟ้าแอกทีฟฮาร์มอนิกอันดับต่ำที่สุด



รูปที่ 2 การแยกปริมาณฮาร์มอนิกของกำลังแอกทีฟ ด้วยวงจรกรองแบบต่ำผ่าน (LPF) [17]



รูปที่ 3 สเปกตรัมของกำลังไฟฟ้าแอกทีฟในระบบแรงไฟฟ้ากระแสสลับแบบเฟสรวม

ขั้นตอนที่ 4 คำนวณหาค่ากำลังไฟฟ้าสำหรับการชดเชย (\bar{p}_C) โดยใช้สมการที่ (4) และคำนวณค่ากระแสชดเชยบนแกน $\alpha\beta$ ($i_{C\alpha}, i_{C\beta}$) โดยใช้สมการที่ (5)


$$\bar{p}_C = \bar{p}_L - P_{DC} \quad (4)$$

$$\begin{bmatrix} i_{C\alpha} \\ i_{C\beta} \end{bmatrix} = \begin{bmatrix} v_{SM} & v_{ST} \\ -v_{ST} & v_{SM} \end{bmatrix}^{-1} \cdot \begin{bmatrix} \bar{p}_C \\ q_L \end{bmatrix} \quad (5)$$

ขั้นตอนที่ 5 กำหนดให้กระแสอ้างอิงของเฟส M (i_{CM}^*) มีค่าเท่ากับ $i_{C\alpha}$ และกระแสอ้างอิงของเฟส T (i_{CT}^*) มีค่าเท่ากับ $i_{C\beta}$ ดังแสดงในสมการที่ (6)

$$\begin{bmatrix} i_{CM}^* \\ i_{CT}^* \end{bmatrix} = \begin{bmatrix} i_{C\alpha} \\ i_{C\beta} \end{bmatrix} \quad (6)$$

จากขั้นตอนทั้งหมดในข้างต้นสามารถสรุปเป็นแผนภาพการคำนวณตรวจจับฮาร์มอนิกด้วยวิธี PQ ได้ดังรูปที่ 4 โดยที่ค่ากำลังไฟฟ้ากระแสตรง (P_{DC}) คือ ค่าเอาต์พุตที่ได้จากส่วนการควบคุมแรงดันบัสไฟตรง (V_{DC}) ของวงจร SAPF



รูปที่ 4 แผนภาพการคำนวณตรวจจับสนามอนิกด้วยวิธี PQ

3. การตรวจจับสนามอนิกด้วยวิธี PQF สำหรับระบบแรงไฟฟ้ากระแสสลับแบบเฟสรวม

การตรวจจับสนามอนิกด้วยวิธี PQF สำหรับระบบแรงไฟฟ้ากระแสสลับแบบเฟสรวมนั้นมีขั้นตอนในการคำนวณตรวจจับสนามอนิกเช่นเดียวกันกับวิธี PQ ในหัวข้อที่ผ่านมาแต่ในขั้นตอนที่ 3 ของการแยกองค์ประกอบฮาร์มอนิกของ กำลังแอกทีฟ (\bar{p}_L) จะประยุกต์ใช้วิธีวิเคราะห์ฟูริเยร์แบบ วินโดว์เลื่อน (Sliding Window Fourier Analysis : SWFA) [18] แทนการใช้วงจร LPF ซึ่งสามารถแสดงได้ดังรูปที่ 5




รูปที่ 5 การใช้วิธี SWFA แยกปริมาณฮาร์มอนิกของกำลังแอกทีฟ [17]

ปริมาณกำลังไฟฟ้าแอกทีฟจะประกอบด้วย 2 ส่วนคือ องค์ประกอบกระแสตรง (DC component) และ องค์ประกอบกระแสสลับ (AC component) ดังแสดงในสมการที่ (7) โดยการใช้วิธี SWFA ในการแยกปริมาณฮาร์มอนิกของกำลังแอกทีฟจะอาศัยการคำนวณค่าองค์ประกอบกระแสตรงซึ่งเป็นปริมาณมูลฐานของกำลัง

แอกทีฟ (\bar{p}_L) จากนั้นจะนำมาหาค่ากลับกับค่ากำลังไฟฟ้าแอกทีฟ (p_L) เพื่อให้ได้ค่า \tilde{p}_L โดยกระบวนการในการคำนวณค่า \tilde{p}_L สามารถแสดงได้ดังรูปที่ 6

$$p_L(kT_s) = \underbrace{\frac{A_{0p}}{2}}_{\text{DC Component}} + \underbrace{\sum_{k=1}^{\infty} [A_{kp} \cos(h\omega kT_s) + B_{kp} \sin(h\omega kT_s)]}_{\text{AC Component}} \quad (7)$$



รูปที่ 6 การคำนวณค่า \bar{p}_L [17]

จากรูปที่ 6 ในการคำนวณค่า \bar{p}_L จะเริ่มจากการเก็บข้อมูล p_L มา 1 คาบเวลา ซึ่งกำหนดให้มีจำนวน N ข้อมูล ($n = N_0 : N_0 + N - 1$) เพื่อนำมาคำนวณค่าสัมประสิทธิ์ A_{0p} โดยใช้สมการที่ (8) และนำค่าสัมประสิทธิ์ดังกล่าวมาคำนวณค่า \bar{p}_L โดยใช้สมการที่ (9) จากนั้นนำค่า \bar{p}_L ที่ได้หาค่ากลับออกจากค่า p_L เพื่อคำนวณค่า \tilde{p}_L ดังสมการที่ (10)

สำหรับการคำนวณในรอบถัดไปจะทำการดึงค่า p_L ที่ตำแหน่ง $n = N_0$ ออกจากชุดข้อมูล N โดยจะกำหนดให้เป็นข้อมูลที่ตำแหน่ง $n = N_0 - 1$ ในขณะเดียวกันจะรับค่าข้อมูลค่าใหม่จาก p_L ที่ตำแหน่ง $n = N_0 + N$ มาเก็บไว้ในชุดข้อมูล N ซึ่งจะกลายเป็นข้อมูลที่ตำแหน่ง $n = N_0 + N - 1$ แทน จากนั้นจะทำการคำนวณค่าสัมประสิทธิ์ A_{0p} ค่าใหม่เพื่อใช้คำนวณค่า \bar{p}_L และ \tilde{p}_L ค่าใหม่สำหรับใช้คำนวณค่ากระแสอ้างอิง $i_{c\alpha}^*$ และ $i_{c\beta}^*$ ในขั้นตอนที่ 4 และ 5 ตามวิธี PQ ต่อไป


$$A_{0P} = \frac{2}{N} \sum_{n=N_0}^{N_0+N-1} p_L(nT_s) \quad (8)$$

$$\bar{p}_L = \frac{A_{0P}}{2} \quad (9)$$

$$\tilde{p}_L = p_L - \bar{p}_L \quad (10)$$

4. การตรวจจับแรงดันลำดับเฟสบวกมูลฐาน

ในหัวข้อนี้จะนำเสนอการตรวจจับแรงดันลำดับเฟสบวกมูลฐาน หรือ FPSVD ซึ่งวิธีดังกล่าวจะช่วยแก้ปัญหาเรื่องการคำนวณตรวจจับฮาร์มอนิกผิดพลาดในกรณีที่มีแรงดันไฟฟ้าที่แหล่งจ่ายของระบบไฟฟ้ากำลังมีสัญญาณไม่เป็นรูปไซน์บริสุทธิ์ เนื่องจากมีฮาร์มอนิกปะปน โดย FPSVD จะใช้ในการคำนวณตรวจจับแรงดันลำดับเฟสบวกมูลฐานที่ระบบไฟฟ้ากำลังสองเฟสของระบบรางไฟฟ้า (v'_{SM}, v'_{ST}) จากนั้นจะนำค่าแรงดันไฟฟ้าดังกล่าวไปใช้ในการคำนวณตรวจจับฮาร์มอนิกด้วยวิธี PQF ต่อไป ดังแสดงในรูปที่ 7



รูปที่ 7 การคำนวณตรวจจับฮาร์มอนิกด้วยวิธี PQF ร่วมกับ FPSVD

FPSVD มีขั้นตอนในการคำนวณตรวจจับแรงดันลำดับเฟสบวกมูลฐาน 7 ขั้นตอน ดังนี้
 ขั้นตอนที่ 1 ทำการแปลงแรงดันไฟฟ้าที่ระบบไฟฟ้ากำลังสองเฟส (v_s) เป็นปริมาณแรงดันไฟฟ้าบนแกน $\alpha\beta$ (v_α, v_β) ดังแสดงในสมการที่ (11)

$$\begin{bmatrix} v_\alpha \\ v_\beta \end{bmatrix} = \begin{bmatrix} v_s(\theta_{vs}) \\ v_s(\theta_{vs} - \frac{\pi}{2}) \end{bmatrix} \quad (11)$$

ขั้นตอนที่ 2 คำนวณค่ามุมเฟสของแรงดันไฟฟ้า (θ_{vs}) ที่ระบบไฟฟ้ากำลังสองเฟสด้วยวงจรเฟสล็อกลูป (Phase Lock Loop : PLL) [19]

ขั้นตอนที่ 3 คำนวณค่ากระแสบนแกน $\alpha\beta$ (i'_α, i'_β) โดยใช้สมการที่ (12)

$$\begin{bmatrix} i'_\alpha \\ i'_\beta \end{bmatrix} = \sqrt{\frac{3}{2}} \begin{bmatrix} \sin \theta_{vs} \\ -\cos \theta_{vs} \end{bmatrix} \quad (12)$$

ขั้นตอนที่ 4 คำนวณค่ากำลังไฟฟ้านับสนุน (auxiliary instantaneous power) (p', q') โดยใช้สมการที่ (13)

$$\begin{bmatrix} p' \\ q' \end{bmatrix} = \begin{bmatrix} v_\alpha \cdot i'_\alpha + v_\beta \cdot i'_\beta \\ v_\beta \cdot i'_\alpha - v_\alpha \cdot i'_\beta \end{bmatrix} \quad (13)$$

ขั้นตอนที่ 5 แยกองค์ประกอบมูลฐานของกำลังไฟฟ้านับสนุน (p', q') ออกจากองค์ประกอบฮาร์มอนิกของกำลังไฟฟ้านับสนุน (p', q') โดยใช้วงจร LPF


ขั้นตอนที่ 6 คำนวณค่าแรงดันไฟฟ้าอ้างอิงบนแกน $\alpha\beta$ (v'_α, v'_β) โดยใช้สมการที่ (14)

$$\begin{bmatrix} v'_\alpha \\ v'_\beta \end{bmatrix} = \frac{1}{i_\alpha^2 + i_\beta^2} \begin{bmatrix} i_\alpha & -i_\beta \\ i_\beta & i_\alpha \end{bmatrix} \begin{bmatrix} \bar{p} \\ \bar{q} \end{bmatrix} \quad (14)$$

ขั้นตอนที่ 7 กำหนดให้แรงดันไฟฟ้าลำดับเฟสบวกมูลฐานของระบบไฟฟ้ากำลังสองเฟส (v'_s) มีค่าเท่ากับแรงดันไฟฟ้าอ้างอิงบนแกน α (v'_α) ดังแสดงในสมการที่ (15)

$$\begin{bmatrix} v'_s \\ v'_\beta \end{bmatrix} = \begin{bmatrix} v'_\alpha \\ 0 \end{bmatrix} \quad (15)$$

จากขั้นตอนทั้งหมดข้างต้นสามารถสรุปเป็นแผนภาพการคำนวณตรวจจับสนแรงดันลำดับเฟสบวกมูลฐานได้ดังรูปที่ 8 โดยเป็นการอธิบายการคำนวณ v'_s สำหรับเฟสเดียวเท่านั้น ดังนั้นจะต้องใช้การคำนวณทั้งหมด 2 ชุด เพื่อคำนวณหาค่า v'_s ของเฟส M และเฟส T ของระบบแรงไฟฟ้า (v'_{SM}, v'_{ST})




รูปที่ 8 แผนภาพการคำนวณ FFSVD

5. การออกแบบระบบควบคุมของวงจรกรองกำลัง แอ็กทีฟแบบขนาน

5.1 การควบคุมกระแสชดเชยด้วยตัวควบคุมพีไอ

ระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีไอ (PI controller) สามารถแสดงบล็อกไดอะแกรมการออกแบบตัวควบคุมได้ดังรูปที่ 9 โดยการออกแบบค่าพารามิเตอร์ของตัวควบคุมพีไอจะใช้วิธีการประมาณ [20] โดยการเปรียบเทียบสัมประสิทธิ์ของฟังก์ชันถ่ายโอนวงปิด (closed loop transfer function) ของบล็อกไดอะแกรมดังกล่าวแสดงในสมการที่ (16) กับพหุนามลักษณะเฉพาะของฟังก์ชันถ่ายโอนอันดับสองมาตรฐานดังแสดงในสมการที่ (17) จากการเปรียบเทียบ

สัมประสิทธิ์จะสามารถหาค่า K_{PI} และ K_I ของตัวควบคุมกระแสชดเชยได้ดังสมการที่ (18) และ (19) ตามลำดับ



รูปที่ 9 บล็อกไดอะแกรมระบบควบคุมกระแสชดเชยด้วยตัวควบคุมพีไอ

$$\frac{i'_c}{i_c} = \frac{\left(\frac{K_{PI}s + K_I}{L_f} \right)}{s^2 + \left(\frac{K_{PI}}{L_f} \right) s + \frac{K_I}{L_f}} \quad (16)$$

$$G(s) = \frac{\omega_n^2}{s^2 + 2\zeta s \omega_n + \omega_n^2} \quad (17)$$

$$K_{PI} = 2\zeta \omega_n L_f \quad (18)$$


$$K_I = \omega_n^2 L_f \quad (19)$$

โดยที่ ζ คือ อัตราส่วนการหน่วง (Damping ratio) ของการควบคุมกระแสชดเชยโดยบทความนี้กำหนดให้มีค่าเท่ากับ 0.707 ส่วน ω_n คือ ค่าความถี่ธรรมชาติ (Natural frequency) ของการควบคุมกระแสชดเชยกำหนดให้มีค่าเท่ากับ $2\pi \times 3000$ rad/s (พิจารณาว่าจำกัดฮาร์มอนิกอันดับสูงสุดที่ 50 ซึ่งมีความถี่ 3000 Hz เนื่องจากฮาร์มอนิกตั้งแต่อันดับที่ 51 เป็นต้นไปจะถือว่าเป็นสัญญาณรบกวน (Noise) และไม่ถูกนำมาคำนวณค่า %THD) และ L_f คือ ค่าตัวเหนี่ยวนำ ของวงจร SAPF กำหนดให้มีค่าเท่ากับ 0.15 mH จากค่าพารามิเตอร์ดังกล่าวจะสามารถคำนวณออกแบบค่า K_{PI} และ K_I ได้เท่ากับ 4 และ 53,300 ตามลำดับ [11]

5.2 การควบคุมแรงดันบัลไฟตรงด้วยตัวควบคุมพีไอ

ระบบควบคุมแรงดันบัลไฟตรงด้วยตัวควบคุมพีไอสามารถแสดงบล็อกไดอะแกรมสำหรับการออกแบบตัวควบคุมได้ดังรูปที่ 10 โดยการออกแบบค่าพารามิเตอร์ของตัวควบคุมจะใช้

วิธีการประมาณ [20] เช่นเดียวกับกับตัวควบคุมกระแสชดเชย โดยผลการเปรียบเทียบสัมประสิทธิ์ระหว่างฟังก์ชันถ่ายโอนวงปิดของบล็อกโตะแกรมตั้งสมการที่ (20) กับพจน์พหุนามลักษณะเฉพาะของฟังก์ชันถ่ายโอนอันดับสองมาตรฐานตั้งสมการที่ (17) จะสามารถหาค่า K_{Pv} และ K_{Iv} ของตัวควบคุมพีโอได้ตั้งสมการที่ (21) และ (22) ตามลำดับ



รูปที่ 10 บล็อกโตะแกรมระบบควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีโอ

$$\frac{V_{DC}}{V_{DC}^*} = \frac{1}{2} \frac{s^2 + \frac{2K_{Pv}s + 2K_{Iv}}{C_{DC}V_{DC}^*}s + \frac{2K_{Iv}}{C_{DC}V_{DC}^*}}{s^2 + \frac{K_{Pv}s}{C_{DC}V_{DC}^*}s + \frac{K_{Iv}}{C_{DC}V_{DC}^*}} \quad (20)$$


$$K_{Pv} = 2\zeta_c \omega_m C_{DC} V_{DC}^* \quad (21)$$

$$K_{Iv} = \omega_m^2 C_{DC} V_{DC}^* \quad (22)$$

โดยที่ ζ_c คือ อัตราส่วนการหน่วงของการควบคุมแรงดันบัสไฟตรงกำหนดให้มีค่าเท่ากับ 0.707 ส่วน ω_m คือ ค่าความถี่ธรรมชาติ (Natural frequency) ของการควบคุมแรงดันบัสไฟตรงกำหนดให้มีค่าเท่ากับ $\frac{4}{T_s \zeta_c}$ (กรณีพิจารณาให้ค่าความผิดพลาดในสถานะคงตัวมีค่าเท่ากับ $\pm 2\%$) [21] และ T_s คือ ช่วงเวลาเข้าที่ (settling time) ซึ่งกำหนดให้มีค่าเท่ากับ 0.05 s สำหรับ C_{DC} คือ ค่าตัวเก็บประจุของวงจร SAPF กำหนดให้มีค่าเท่ากับ 80 mF และ V_{DC} คือ ค่าแรงดันบัสไฟตรงโดยได้ออกแบบให้มีค่าเท่ากับ 1,700 V จากค่าพารามิเตอร์ดังกล่าวสามารถคำนวณค่า K_{Pv} และ K_{Iv} ได้เท่ากับ 21,760 และ 1,741,325.88 ตามลำดับ [11]

6. การจำลองสถานการณ์การกำจัดฮาร์มอนิกด้วยเทคนิคฮาร์ดแวร์ในลูป

การจำลองสถานการณ์การกำจัดฮาร์มอนิกด้วยเทคนิคฮาร์ดแวร์ในลูป (hardware in the loop : HIL) [22] ประกอบด้วย 2 ส่วน คือ ส่วนที่เป็นซอฟต์แวร์ (Software) คือ โปรแกรม Simulink/ MATLAB และ ส่วนที่เป็นฮาร์ดแวร์ (Hardware) คือ บอร์ด DSP รุ่น TMS320C2000™ Experimenter Kit ซึ่งอาศัยการควบคุมผ่านโปรแกรม CCStudio V3.3 โดยทั้งสองส่วนจะเชื่อมต่อกันผ่านสาย USB JTAG emulator ดังแสดงในรูปที่ 11




1. CCStudio v3.3 2. Simulink program
3. TMS320c2000™ Experimenter Kit
4. JTAG emulator

รูปที่ 11 การจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในลูป

แผนภาพกระบวนการทำงานของระบบจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในลูปสามารถแสดงได้ดังรูปที่ 12 โดยเริ่มจากบล็อก RTDX Write บนโปรแกรม Simulink จะทำการส่งข้อมูลอินพุตผ่านสาย USB JTAG emulator ไปยังบอร์ด DSP ในขณะที่บอร์ด DSP จะรับข้อมูลอินพุตด้วยคำสั่ง Read from RTDX ซึ่งมีการเขียนโค้ดคำสั่งด้วยโปรแกรม CCStudio V3.3 จากนั้นบอร์ด DSP จะคำนวณหรือประมวลผลตามโปรแกรม และส่งข้อมูลเอาต์พุตด้วยคำสั่ง Write to RTDX ไปยังโปรแกรม Simulink ผ่านสาย USB JTAG emulator ในขณะที่บอร์ด DSP จะรับข้อมูลเอาต์พุตด้วยบล็อก RTDX Read โดยกระบวนการทำงานในข้างต้นเป็น

กระบวนการทำงาน 1 รอบของช่วงเวลาชักตัวอย่าง (sampling time) สำหรับการคำนวณในรอบต่อ ๆ ไปจะดำเนินการเช่นเดิมแต่ข้อมูลอินพุตจะเปลี่ยนไปตามเวลาที่จำลองสถานการณ์



รูปที่ 12 แผนภาพกระบวนการทำงานของระบบจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในรูป

จากระบบในรูปที่ 1 ส่วนของระบบรางไฟฟ้ากระแสสลับแบบเฟสสามร่วม และวงจร SAPF จะถูกสร้างขึ้นบนโปรแกรม Simulink/MATLAB โดยใช้บล็อกไฟฟ้ากำลัง (Simscape/Power System) ในขณะที่ส่วนของการคำนวณตรวจจับสนามอนิกด้วยวิธี PQ หรือวิธี PQF การคำนวณแรงดันลำดับเฟสบวกมูลฐานด้วย FPSVD ระบบควบคุมกระแสชดเชยและระบบควบคุมแรงดันบัสไฟตรงจะถูกโปรแกรมสร้างขึ้นที่บอร์ด DSP (สามารถดูสรุปค่าพารามิเตอร์ของวงจรกรองกำลังแอกทีฟแบบขนานและระบบควบคุมได้ดังตาราง ที่ 1) ในส่วนของข้อมูลอินพุตที่ส่งให้กับบอร์ด DSP ประกอบไปด้วยค่ากระแสโหลด (i_{LM}, i_{LT}) ค่าแรงดันไฟฟ้าที่แหล่งจ่ายของระบบไฟฟ้ากำลังสองเฟส (v_{SM}, v_{ST}) ค่าแรงดันบัสไฟตรง (V_{DC}) และค่ากระแสชดเชย (i_{CM}, i_{CT}) ในส่วนของข้อมูลเอาต์พุตจากบอร์ด DSP คือ ค่าแรงดันอ้างอิง (U_M^*, U_T^*) โดยค่าแรงดันดังกล่าวจะถูกนำไปเปรียบเทียบกับสัญญาณรูปสามเหลี่ยม (triangular carrier) เพื่อสร้างสัญญาณพัลส์ในการควบคุมสวิตช์อุปกรณ์ไอจีบีที (IGBT) แบบอุดมคติของวงจร SAPF เพื่อฉีดกระแส


ชดเชยกำลังฮาร์มอนิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสสามร่วมโปรแกรม Simulink ต่อไป ดังแสดงในรูปที่ 13

ตารางที่ 1 สรุปค่าพารามิเตอร์ของวงจรกรอง SAPF และระบบควบคุม

ส่วนที่พิจารณาออกแบบ	ค่าพารามิเตอร์
วงจร SAPF	$L_f = 0.15$ mH $C_{DC} = 80$ mF $V_{DC} = 1,700$ V
ระบบควบคุมกระแสชดเชย (PI Controller)	$K_{pi} = 4$ $K_n = 53,300$
ระบบควบคุมแรงดันบัสไฟตรง (PI Controller)	$K_{pv} = 21,760$ $K_n = 1,741,325.88$

7. ผลการจำลองสถานการณ์และการอภิปรายผล

ระบบการจำลองสถานการณ์การกักขจัดฮาร์มอนิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสสามร่วมด้วยเทคนิคฮาร์ดแวร์ในรูปเพื่อทดสอบสมรรถนะการตรวจจับสนามอนิกด้วยวิธี PQF ร่วมกับ FPSVD สามารถแสดงได้ดังรูปที่ 13 โดยจะใช้ค่า %THD ของกระแสที่แหล่งจ่ายภายหลังการชดเชยเป็นตัวชี้วัดประสิทธิภาพซึ่งสามารถคำนวณได้จากสมการที่ (23) การทดสอบจะแบ่งออกเป็น 2 กรณี คือ กรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางเป็นรูปคลื่นไซน์บริสุทธิ์ และกรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางมีฮาร์มอนิกปน โดยในการจำลองสถานการณ์ดังกล่าวจะพิจารณาแทนโหลดรถไฟ (traction load) ของระบบรางไฟฟ้าด้วยแหล่งจ่ายกระแสในอุดมคติที่ประกอบไปด้วยองค์ประกอบมูลฐานและองค์ประกอบฮาร์มอนิกที่เกิดขึ้นจริงในระบบรางไฟฟ้าของประเทศไต้หวัน [23]




รูปที่ 13 ระบบจำลองสถานการณ์การกำจัดฮาร์มอนิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสรวมด้วยเทคนิคฮาร์ดแวร์ในรูป

$$\%THD_i = \frac{\sqrt{\sum_{h=2}^{50} I_h^2}}{I_1} \times 100\% \quad (23)$$


โดยที่ I_1 คือ ค่ากระแสที่ความถี่มูลฐาน 60 Hz
 I_h คือ ค่ากระแสที่ความถี่ฮาร์มอนิกอันดับ 2 ถึง 50

7.1 กรณีที่ 1 แหล่งจ่ายแรงดันไฟฟ้าของระบบรางเป็นรูปคลื่นไซน์บริสุทธิ์

การจำลองสถานการณ์การกำจัดฮาร์มอนิกในระบบรางไฟฟ้างดังรูปที่ 13 กรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางเป็นรูปคลื่นไซน์บริสุทธิ์จะนำเสนอการเปรียบเทียบสมรรถนะการตรวจจับฮาร์มอนิกระหว่างวิธี PQ และวิธี PQF โดยผลการจำลองสถานการณ์กรณีที่ใช้วิธี PQ ของเฟส M และเฟส T สามารถแสดงได้ดังรูปที่ 14 ผลการจำลองสถานการณ์กรณีที่ใช้วิธี PQF ของเฟส M และเฟส T สามารถแสดงได้ดังรูปที่ 15 และสามารถดูสรุปค่า %THD ของกระแสที่แหล่งจ่ายทั้งที่ระบบไฟฟ้ากำลังสองเฟสและที่ระบบไฟฟ้ากำลังสามเฟสของระบบรางได้ดังตารางที่ 2




(ก) เฟส M




(ข) เฟส T

รูปที่ 14 ผลการจำลองสถานการณ์กรณีใช้วิธี PQ



(ก) เฟส M



(ข) เฟส T


รูปที่ 15 ผลการจำลองสถานการณ์การแก้ไข PQF

จากผลการจำลองสถานการณ์การกำจัดฮาร์มอนิกในระบบแรงไฟฟ้าของเฟส M และเฟส T ดังแสดงในรูปที่ 14 และ 15 จะสังเกตเห็นว่าแรงดันไฟฟ้าของระบบแรงในเฟส M และเฟส T (v_{SM}, v_{ST}) มีลักษณะเป็นรูปคลื่นไซน์บริสุทธิ์ และเมื่อพิจารณาตั้งแต่เวลา 0 ถึง 0.06 วินาที หรือช่วงก่อนการชดเชย สังเกตได้ว่ากระแสที่แหล่งจ่ายของทั้งสองเฟส (i_{SM}, i_{ST}) มีลักษณะผิดเพี้ยนไม่เป็นรูปไซน์เช่นเดียวกับกระแสโหลด (i_{LM}, i_{LT}) ทุกประการซึ่งสามารถวัดค่า %THD ของเฟส M และเฟส T ได้เท่ากับ 22.39% และ 22.40% ตามลำดับเฟส ต่อมาตั้งแต่เวลา 0.06 วินาทีเป็นต้นไปหรือช่วงภายหลังการชดเชยสังเกตได้ว่าวงจร SAPF ร่วมกับระบบควบคุมสามารถลดกระแสชดเชย (i_{CM}, i_{CT}) ที่มีลักษณะคล้ายตามกับกระแสอ้างอิง (i_{CM}^*, i_{CT}^*) ที่ได้จากการตรวจจบบรรยากาศด้วยวิธี PQ (รูปที่ 14) และวิธี PQF (รูปที่ 15) ส่งผลให้ i_{SM} และ i_{ST} มีลักษณะกลับมาเป็นรูปไซน์มากขึ้นและมีค่า %THD ลดลง โดยในช่วงเวลา 0.06 ถึง 0.12 วินาที หรือช่วงโหลดปกติ (load 1) กรณีใช้วิธี PQ วัดค่า %THD ของกระแสที่แหล่งจ่ายเฟส M และเฟส T ได้ค่าเท่ากับ 1.62% เท่ากันทั้งสองเฟส ส่วนกรณีที่ใช้วิธี PQF วัดค่า %THD ของกระแสที่แหล่งจ่ายได้ค่าเท่ากับ

1.60% และ 1.59% ตามลำดับเฟส ต่อจากนั้นในช่วงเวลา 0.12 วินาทีเป็นต้นไปกำหนดให้โหลดของระบบแรงไฟฟ้ามีการเปลี่ยนแปลงรูปร่าง (load 2) พบว่า กรณีใช้วิธี PQ วัดค่า %THD ของกระแสที่แหล่งจ่ายของเฟส M และเฟส T ได้เท่ากับ 4.27% และ 4.08% ตามลำดับเฟส ส่วนกรณีที่ใช้วิธี PQF วัดค่า %THD ได้เท่ากับ 3.70% และ 3.81% ตามลำดับเฟส

จากผลค่า %THD ดังตารางที่ 2 พบว่าในช่วงโหลดปกติค่า %THD เฉลี่ยของกระแสที่แหล่งจ่ายที่ระบบไฟฟ้ากำลังสามเฟสภายหลังการชดเชย กรณีที่ใช้วิธี PQ และกรณีที่ใช้วิธี PQF จะมีค่าใกล้เคียงกัน (1.62% และ 1.59% ตามลำดับ) สำหรับกรณีที่โหลดมีการเปลี่ยนแปลงรูปร่างพบว่ากรณีที่ใช้วิธี PQF จะให้ค่า %THD เฉลี่ยของกระแสที่แหล่งจ่ายที่ระบบไฟฟ้ากำลังสามเฟสภายหลังการชดเชยมีค่าเท่ากับ 3.75% ซึ่งน้อยกว่ากรณีที่ใช้วิธี PQ ที่ให้ค่า %THD เท่ากับ 4.17% (มีค่าน้อยกว่า 0.42%) ซึ่งแสดงให้เห็นว่าวิธี PQF มีสมรรถนะในการคำนวณตรวจจับที่ดีกว่า ซึ่งเป็นผลมาจากวิธี SWFA มีความยืดหยุ่น และมีสมรรถนะในการแยกปริมาณฮาร์มอนิกของกำลังแอกทีฟที่ดีกว่าวงจร LPF


โดยผลการเปรียบเทียบค่า %THD เฉลี่ยที่ระบบไฟฟ้ากำลังสามเฟสซึ่งเป็นจุดต่อร่วม (Point of Common Coupling : PCC) ภายหลังการชดเชยที่ได้จากวิธี PQ และวิธี PQF ทุกช่วงเวลาสามารถแสดงได้ดังรูปที่ 16 โดยจะสังเกตเห็นได้ว่าวิธี PQF สามารถให้ผลค่า %THD ภายหลังการชดเชยน้อยกว่าวิธี PQ แม้โหลดมีการเปลี่ยนแปลง




รูปที่ 16 ค่า %THD เฉลี่ยที่ระบบไฟฟ้ากำลังสามเฟสกรณีแหล่งจ่ายแรงดันไฟฟ้าของระบบแรงเป็นรูปคลื่นไซน์บริสุทธิ์

ตารางที่ 2 สรุปผลค่า %THD กรณีแรงดันไฟฟ้าที่แหล่งจ่ายของระบบเป็นรูปคลื่นไซน์บริสุทธิ์

วิธีการตรวจจับฮาร์มอนิก	%THD ของกระแสที่แหล่งจ่าย						
	ระบบไฟฟ้ากำลังสองเฟส (i_{SM}, i_{ST})			ระบบไฟฟ้ากำลังสามเฟส (i_{SA}, i_{SB}, i_{SC})			
	M	T	เฉลี่ย	A	B	C	เฉลี่ย
ก่อนการชดเชย							
-	22.39	22.40	22.40	22.38	22.38	22.37	22.38
หลังการชดเชยช่วงโหลดปกติ							
PQ	1.62	1.62	1.62	1.62	1.61	1.62	1.62
PQF	1.60	1.59	1.60	1.59	1.56	1.63	1.59
หลังการชดเชยช่วงโหลดมีการเปลี่ยนแปลงรูปร่าง							
PQ	4.27	4.08	4.18	4.26	4.14	4.10	4.17
PQF	3.70	3.81	3.76	3.70	3.71	3.84	3.75



(ก) เฟส M



(ข) เฟส T

รูปที่ 17 ผลการจำลองสถานการณ์กรณีใช้วิธี PQF


7.2 กรณีที่ 2 แหล่งจ่ายแรงดันไฟฟ้าที่ระบบบางมีความเพี้ยนเนื่องจากฮาร์มอนิก

การจำลองสถานการณ์การกำจัดฮาร์มอนิกในระบบบางไฟฟ้าดังรูปที่ 13 กรณีที่แหล่งจ่ายแรงดันไฟฟ้าที่ระบบบางมีความเพี้ยนเนื่องจากฮาร์มอนิกจะนำเสนอการเปรียบเทียบสมรรถนะการตรวจจับฮาร์มอนิกระหว่างวิธี PQF และวิธี PQF ร่วมกับ FPSVD โดยผลการจำลองสถานการณ์ที่ใช้วิธี

PQF ของเฟส M และเฟส T สามารถแสดงได้ดังรูปที่ 17 ส่วนผลการจำลองสถานการณ์กรณีที่ใช้วิธี PQF ร่วมกับ FPSVD ของเฟส M และเฟส T สามารถแสดงได้ดังรูปที่ 18 และสามารถดูสรุปค่า %THD ของกระแสที่แหล่งจ่ายทั้งที่ระบบไฟฟ้ากำลังสองเฟสและที่ระบบไฟฟ้ากำลังสามเฟสของระบบรางได้ดังตารางที่ 3

จากผลการจำลองสถานการณ์การกำจัดฮาร์มอนิกในระบบบางไฟฟ้าของเฟส M และเฟส T ดังแสดงในรูปที่ 17 และ 18 จะสังเกตว่าแรงดันไฟฟ้าของเฟส M และเฟส T (V_{SM}, V_{ST}) มีลักษณะไม่เป็นรูปคลื่นไซน์บริสุทธิ์เนื่องจากมีฮาร์มอนิกปะปนที่ค่า %THD เท่ากับ 3.20% โดยผลการตรวจจับฮาร์มอนิกด้วยวิธี PQF และวิธี PQF ร่วมกับ FPSVD มีลักษณะคล้ายกัน คือ ช่วงก่อนการชดเชยตั้งแต่เวลา 0 ถึง 0.06 วินาที กระแสที่แหล่งจ่าย (i_{SM}, i_{ST}) ทั้งสองเฟสจะมีลักษณะผิดเพี้ยนไม่เป็นรูปไซน์เช่นเดียวกับกระแสโหลด (i_{LM}, i_{LT}) ทุกประการซึ่งสามารถวัดค่า %THD ของเฟส M และเฟส T ได้เท่ากับ 22.34% และ 22.09% ตามลำดับเฟส ต่อมาตั้งแต่เวลา 0.06 วินาทีเป็นต้นไป เมื่อวงจร SAPF ร่วมกับระบบควบคุมทำการฉีดกระแสชดเชยที่มีลักษณะคล้ายตามกับกระแสอ้างอิงที่ได้จากการตรวจจับฮาร์มอนิกด้วยวิธี PQF (รูปที่ 17) และวิธี PQF ร่วมกับ FPSVD (รูปที่ 18) ส่งผลให้ i_{SM} และ i_{ST} มีลักษณะกลับมาเป็นรูปไซน์มากขึ้นและมีค่า %THD ลดลงโดยกรณีที่ใช้วิธี PQF วัดค่า %THD ของกระแสที่แหล่งจ่ายของเฟส M และ

เฟส T ได้ค่าเท่ากับ 2.48 % และ 2.58% ตามลำดับเฟส ส่วนกรณีที่ใช้วิธี PQF ร่วมกับ FPSVD วัตค่า %THD ได้เท่ากับ 1.74 % และ 1.59 % ตามลำดับเฟส




รูปที่ 18 ผลการจำลองสถานการณ์กรณีใช้วิธี PQF ร่วมกับ FPSVD

จากตารางที่ 3 พบว่าวิธี PQF ร่วมกับ FPSVD สามารถให้ค่า %THD เฉลี่ยของกระแสที่แหล่งจ่ายที่ระบบไฟฟ้ากำลังสามเฟสภายหลังการชดเชยมีค่าเท่ากับ 1.66% ซึ่งน้อยกว่าวิธี PQF ที่มีค่าเท่ากับ 2.52% (มีค่าน้อยกว่า 0.86%) จากผลดังกล่าวแสดงให้เห็นว่าการใช้ FPSVD ร่วมในการคำนวณตรวจจับฮาร์มอนิกกับวิธี PQF สามารถช่วยลดปัญหาการคำนวณตรวจจับกระแสฮาร์มอนิกที่ผิดพลาดเนื่องจากมีฮาร์มอนิกปะปนที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางได้จึงส่งผลให้วงจร SAPF สามารถกำจัดฮาร์มอนิกได้อย่างมีประสิทธิภาพ

โดยผลการเปรียบเทียบค่า %THD เฉลี่ยที่ระบบไฟฟ้ากำลังสามเฟสซึ่งเป็นจุดต่อร่วม (Point of Common Coupling : PCC) หลังการชดเชยที่ได้จากวิธี PQF และวิธี PQF ร่วมกับ FPSVD ทุกช่วงเวลาสามารถแสดงได้ดังรูปที่ 19

ซึ่งจะเห็นได้ว่าวิธี PQF ร่วมกับ FPSVD สามารถให้ค่า %THD ที่น้อยกว่าอย่างชัดเจนในช่วงเวลาหลังการชดเชย



รูปที่ 19 ค่า %THD เฉลี่ยที่ระบบไฟฟ้ากำลังสามเฟสกรณีแหล่งจ่ายแรงดันไฟฟ้าของระบบรางมีความเพี้ยนเนื่องจากฮาร์มอนิก

8. สรุป

บทความนี้นำเสนอการตรวจจับฮาร์มอนิกด้วยวิธี PQF ร่วมกับการตรวจจับแรงดันด้วย FPSVD สำหรับระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วม โดยการทดสอบสมรรถนะการคำนวณตรวจจับฮาร์มอนิกได้ถูกแบ่งออกเป็น 2 กรณี คือ กรณีที่แหล่งจ่ายแรงดันไฟฟ้าที่ระบบรางเป็นรูปคลื่นไซน์บริสุทธิ์ และกรณีที่แหล่งจ่ายแรงดันไฟฟ้าที่ระบบรางมีความเพี้ยนเนื่องจากฮาร์มอนิก ซึ่งผลการจำลองสถานการณ์การกำจัดฮาร์มอนิกด้วยเทคนิคฮาร์ดแวร์ในรูปในกรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางเป็นรูปไซน์บริสุทธิ์ พบว่าการตรวจจับฮาร์มอนิกด้วยวิธี PQF สามารถให้สมรรถนะในการตรวจจับฮาร์มอนิกที่ดี และยืดหยุ่นกว่าวิธี PQ ส่วนในกรณีที่แหล่งจ่ายแรงดันไฟฟ้าของระบบรางมีความเพี้ยนเนื่องจากฮาร์มอนิกพบว่าวิธี PQF ร่วมกับ FPSVD สามารถคำนวณตรวจจับฮาร์มอนิกได้อย่างถูกต้องและแม่นยำกว่าการใช้วิธี PQF ส่งผลให้วงจร SAPF สามารถกำจัดฮาร์มอนิกได้อย่างมีประสิทธิภาพและค่า %THD ของกระแสที่แหล่งจ่ายที่ระบบไฟฟ้ากำลังสามเฟสภายหลังการชดเชยมีค่าลดลงอยู่ในกรอบมาตรฐาน IEEE Std. 519-2014 [24] อย่างไรก็ตามผลการทดสอบการตรวจจับฮาร์มอนิกที่ได้นำเสนอในบทความนี้เป็นเพียงการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในรูปด้วยซอฟต์แวร์โปรแกรม Simulink/MATLAB ร่วมกับบอร์ด DSP

รุ่น TMS320C2000™ ซึ่งมีความแตกต่างจากการใช้งานจริง ในระบบฮาร์ดแวร์ เนื่องจากระบบฮาร์ดแวร์มีความซับซ้อนมากกว่า และมีปัจจัยอื่น ๆ ที่ไม่ได้พิจารณาในการจำลองสถานการณ์ด้วยเทคนิคฮาร์ดแวร์ในรูป เช่น ความแม่นยำของ

เครื่องมือวัด สมรรถนะของอุปกรณ์ต่าง ๆ ในระบบฮาร์ดแวร์ หรือสัญญาณรบกวนต่าง ๆ เป็นต้น ซึ่งอาจส่งผลกระทบต่อ การคำนวณตรวจจับฮาร์มอนิกด้วยวิธีที่นำเสนอ

ตารางที่ 3 สรุปผลค่า %THD กรณีแรงดันไฟฟ้าที่แหล่งจ่ายของระบบบางมีความเห็นเนื่องจากฮาร์มอนิก

วิธีการตรวจจับ ฮาร์มอนิก	%THD ของกระแสที่แหล่งจ่าย						
	ระบบไฟฟ้ากำลังสองเฟส (i_{SM}, i_{ST})			ระบบไฟฟ้ากำลังสามเฟส (i_{SA}, i_{SB}, i_{SC})			
	M	T	เฉลี่ย	A	B	C	เฉลี่ย
ก่อนการชดเชย							
-	22.34	22.09	22.22	22.32	22.14	22.13	22.20
ภายหลังการชดเชย							
PQF	2.48	2.58	2.53	2.48	2.66	2.43	2.52
PQF ร่วมกับ FPSVD	1.74	1.59	1.66	1.74	1.59	1.66	1.66

9. ข้อเสนอแนะ

บทความนี้พิจารณาศึกษาการตรวจจับฮาร์มอนิก รวมไปถึง การชดเชยฮาร์มอนิกเฉพาะในสถานะอยู่ตัว (Steady states) เป็นหลัก ในกรณีที่มีผลตอบสนองพลวัต (dynamic responds) อาจมีการศึกษาวิธีกรอบอ้างอิงเชิงโคโรนัส (Synchronous Reference Frame : SRF) [25] เพื่อปรับ ความสมดุลเฟสประกอบการศึกษาในอนาคต

กิตติกรรมประกาศ

คณะผู้วิจัยขอขอบคุณกลุ่มวิจัย อิเล็กทรอนิกส์กำลัง พลังงาน เครื่องจักรกล และการควบคุม ที่ให้ทุนสนับสนุน งานวิจัย รวมถึงขอบคุณมหาวิทยาลัยเทคโนโลยีสุรนารีที่ ให้สถานที่และเครื่องมือต่าง ๆ อันเป็นประโยชน์ต่องานวิจัย

เอกสารอ้างอิง

- [1] Staples CE. Electrification: its effect on signaling and communications. in *IEEE Transactions on Industry Applications*.1972; IA-8(4): 491-498.
- [2] Ho JM, Liu CC. The effects of harmonics on differential relay for a transformer. *16th International Conference and Exhibition on Electricity Distribution, 2001. Part 1:*

Contributions. CIRED. (IEE Conf. Publ No. 482), Amsterdam, Netherlands. 2001, pp. 5.

- [3] Rice DE. Adjustable speed drive and power rectifier harmonics-their effect on power systems components. *IEEE Transactions on Industry Applications*. 1986; IA-22(1): 161-177.
- [4] Staples CE. Electrification: its effect on signaling and communications. *IEEE Transactions on Industry Applications*.1972; IA-8 (4):491-498.
- [5] Wagner VE, Balda J, Griffith DC, McEachern A, Barnes TM, et al. Effects of harmonics on equipment, *IEEE Transactions on Power Delivery*. 1993; 8(2): 672-680.
- [6] Shu Z, Xie S, Li Q. Single-phase back-to-back converter for active power balancing, reactive power compensation, and harmonic filtering in traction power system. *IEEE Transactions on Power Electronics*. 2011; 26(2): 334 -343.
- [7] Hu H, He Z, Gao S. Passive filter design for china high-speed railway with considering harmonic resonance and characteristic harmonics. *IEEE Transactions on Power Delivery*. 2015; 30(1): 505-514.

- [8] Cirrincione M, Pucci M, Vitale G, Miraoui A. Current harmonic compensation by a single-phase shunt active power filter controlled by adaptive neural filtering. *IEEE Transactions on Industrial Electronics*. 2009;56(8):3128-3143.
- [9] Tan PC, Loh PC, Holmes DG. A robust multilevel hybrid compensation system for 25 kV electrified railway applications. *IEEE 34th Annual Conference on Power Electronics Specialist, 2003, PESC '03., Acapulco, Mexico*. 2003. p. 1020-1025.
- [10] Izhar M, Hadzer CM, Syafrudin, Taib MS, Idris S. Performance for passive and active power filter in reducing harmonics in the distribution system. *PECon 2004, Proceedings of National Power and Energy Conference, 2004.*, Kuala Lumpur, Malaysia. 2004. p. 104-108.
- [11] Udomkitpanya T, Narongrit T. Harmonic detection using instantaneous reactive power theory for co-phase AC electric railway systems. *Proceeding of the 7th TNI Academia Conference 2021*. 2021. p. 397-402.
- [12] Zhiqiang W, Jing B, Yawei W, Guofeng Li. A novel algorithm of fundamental positive sequence voltage detector under unbalanced and distorted voltages. *International Journal of Online and Biomedical Engineering*. 2013; 9(3): 61-66.
- [13] Angelico BA, Campanhol LBG, Oliveira da silva SA. P-I/P-I-D tuning procedure of a single-phase shunt active power filter using Bode diagram. *IET Power Electron*. 2014; 7: 2647–2659.
- [14] Ghosh SK, Roy TK, Pramanik MAH, Mahmud MA. Design of nonlinear backstepping double-integral sliding mode controllers to stabilize the DC-bus voltage for DC–DC converters feeding CPLs. *Energies*. 2021; 14(20): 6753.
- [15] Peng FZ, Lai JS. Generalized instantaneous reactive power theory for three-phase power systems. *IEEE Transactions on Instrumentation and Measurement*. 1996; 45(1): 293-297.
- [16] Sanjan PS, Yamini NG, Gowtham N. Performance comparison of single - phase SAPF using PQ theory and SRF theory. *International Conference for Emerging Technology (INCET), 2020, Belgaum, India*. 2020, pp. 1-6.
- [17] Tiyaarachakun S, Areerak K, Areerak K. Instantaneous power theory with Fourier and optimal predictive controller design for shunt active power filter. *Modelling and Simulation in Engineering*. 2014; 23-23.
- [18] El- Habrouk M, Darwish MK. Design and implementation of a modified Fourier analysis harmonic current computation technique for power active filters using DSPs. *IEEE Proceedings-Electric Power Applications*. 2001; 148(1): 21-28.
- [19] Kaura V, Blasko V. Operation of a phase locked loop system under distorted utility conditions. *IEEE Transactions on Industry Applications*. 1997; 33(1): 58-63.
- [20] Rahmani S, Mendalek N, Al- Haddad K. Experimental design of a nonlinear control technique for three-phase shunt active power filter. *IEEE Transection on Industrial Electronics*. 2010; 57: 3364–3375.
- [21] Bert C. An improved approximation for settling time of second- order linear systems. *IEEE Transactions on Automatic Control*. 1986; 31(7): 642-643.
- [22] Narongrit T, Areerak K, Areerak K. A new design approach of fuzzy controller for shunt active power filter. *Electric Power Components and Systems*. 2015; 43(6): 685-694.
- [23] Huang S-R, Chen B-N. Harmonic study of the LeBlanc transformer for Taiwan railway' s electrification system. *IEEE Transactions on Power Delivery*. 2002; 17(2): 495–499.

- [24] IEEE Standard. IEEE Recommended Practice and Requirements for Harmonic Control in Electric Power System. IEEE Standard 519-2014, 27 March 2014.
- [25] Zhang B. (1999, July). The method based on a generalized dq/sub k/ coordinate transform for current detection of an active power filter and power system. In *30th Annual IEEE Power Electronics Specialists Conference. Record. (Cat. No. 99CH36321) Charleston, SC, USA, 1999*, pp. 242-248.